FPGA数字电路设计.ppt

时序约束 TimeQuest时序分析工具 时序约束 TimeQuest时序分析工具 时序约束 TimeQuest时序分析工具 实物调试分析 SIGNALTAP II LOGIC Analyzer 希望能和大家 一起交流一起进步！ 谢 谢 ! 求职应注意的礼仪 求职时最礼貌的修饰是淡妆 面试时最关键的神情是郑重 无论站还是坐，不能摇动和抖动 对话时目光不能游弋不定 要控制小动作 不要为掩饰紧张情绪而散淡 最优雅的礼仪修养是体现自然 以一种修养面对两种结果 必须首先学会面对的一种结果----被拒绝 仍然感谢这次机会，因为被拒绝是面试后的两种结果之一。 被拒绝是招聘单位对我们综合考虑的结果，因为我们最关心的是自己什么地方与用人要求不一致，而不仅仅是面试中的表现。 不要欺骗自己，说“我本来就不想去”等等。 认真考虑是否有必要再做努力。 必须学会欣然面对的一种结果----被接纳 以具体的形式感谢招聘单位的接纳，如邮件、短信 考虑怎样使自己的知识能力更适应工作需要 把走进工作岗位当作职业生涯的重要的第一步，认真思考如何为以后的发展开好头。 Thank you 可编程模拟器件 （Programmable Analog Device） 是近年来崭露头角的一类新型集成电路。它既属于模拟集成电路，又同可编程逻辑器件一样，可由用户通过现场编程和配置来改变其内部连接和元件参数从而获得所需要的电路功能。 通用型可编程模拟器件主要包括现场可编程模拟阵列（FPAA）和在系统可编程模拟电路（ispPAC）两大类。 多了解一点 FPGA硬件设计流程 数字逻辑电路 系统设计 设计流程 系统功能设计 两个工作点 1.系统需求分析 2.功能模块分解 控制模块设计 　要完成的工作：并行控制 1、完成各种信号的控制，即对数据流进行控制(开关信号可视为1bit数据流)。 　2、完成各种外设接口控制，即按满足外设协议的时序进行数据流的控制。 　　*实时性要求不高的控制可用实时性不强的主处理器完成，如单片机等。对实时性要求特别高的控制用FPGA完成，如算法设计中数据读写。 控制模块小结 控制模块小结 要掌握的知识： 1、系统概念：系统是如何运作的？要完成如种功能？要控制什么数据流？ 2、外设协议：各种外设的DataSheet，外设特性如何？接口时序怎样？ 3、明白如何控制数据流。 算法模块设计 完成数据流的变形，即数据流通过算子逻辑流出得到希望得到的结果 算法模块设计 要掌握的知识： 要实现的算法功能： 算法由哪些计算步骤组成？ 算法的特性： 哪些是同时计算（并行）哪些是顺序计算（串行）？定点或浮点的差别？ 将算法进行分割： 将并行计算与顺序计算进行分割，利用FPGA并行特性进行逻辑设计，包括逻辑设计、代码设计（开发环境或任意编辑器）、功能仿真（modelsim）及算法验证（matlab）算法算 算法模块框架图范例 算法模块时序设计 VS与HS为数字14位输入时序。场20ms，行320Px256Line，共占用时间不足10ms； Hs_timing为自己生成用于做算法的时序。共555行，每行正程320P，消隐160P。 2～256行： 用VS、HS将数字14位图像缓存至RAM中； 用hs_timing从RAM中读出，进行各级通道的高斯下采样； 将各级通道的下采样结果缓存至各级通道buff； 260～516行： 用hs_timing根据各级通道buff进行双线性放大； 用hs_timing将各级通道放大后数据加权求和得到背景； 用hs_timing将RAM中的原图与背景相减，得到前景； 用hs_timing对前景进行锐化处理； 用hs_timing将锐化后图像与原图相加得到增强图像； 用hs_timing将增强图像进行高斯滤波，输至linkport 联合仿真工具 算法模块仿真验证 仿真验证方法： 先将FPGA的.V程序改为M程序(程序2)，比较经典算法的M程序(程序1)与之的差别。这两种程序都为逐行显示算法。一致说明在逐行显示情况下程序2与程序1等价。 在程序2上增加修正参数，使之成为隔行显示程序(程序4)，比较程序4与程序1的差别，找出修正参数引起的锯齿情况与图像形变情况。 在Modelsim中仿真FPGA代码(程序5)，比较与程序4的仿真结果之差。这两种都为隔行显示算法。一致说明在隔行显示情况下FPGA代码与程序4等价。 得出结论，FPGA算法移植是否等价于隔行消旋算法。 算法模块仿真验证 程序1的旋转45度仿真结果 程序4旋转45度的仿真结果 算法模块仿真验证 程序5的旋转45度逐行仿真结果 程序5的旋转45度隔行仿真结果 结论：十字线图片进行比较，modelsim仿真结果与matlab仿真结果一致，FPGA算法设计验证结果:正确。 算法模块仿真验证