电子秒表实验计设报.docVIP

本文对数字电子秒表进行了设计。电子秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、数器、显示译码器等组成。整个秒表需有一个清零/启动信号和一个停止/保持信号装置，以便秒表能随意停止及启动，计数器的输出全都为BCD码输出，方便显示译码器连接。简而言之，电子秒表的工作原理就是不断输出连续脉冲给计数器，而计数器通过译码器来显示它所记忆的脉冲周期个数。本文通过给出了以555定时器为核心，以分频、计数与译码显示模块为主要构成部分的电子秒表的设计方案。系统具有随时启动、停止清零功能数字电子秒表设计 1设计要求1.1 设计目的： 1）巩固、深化和拓展理论知识与初步的专业技能。 2）熟悉555多谐振荡器的应用。 3）熟悉计数器的级联及计数、译码、显示电路的整体配合。 4）建立分频的基本概念。 1.2 基本任务与要求 1）用单面PCB板设计制作一个数字电子秒表。 2）计时1至99秒，用数码管显示。 3）有直接置位、复位功能。 4）用按扭开关能灵活启动和停止秒表的工作。 5）可用6V干电池供电。（也可自已设计直流稳压电源供电）。 6) 完成设计总结报告。 发挥部分 1）增加倒计时功能。 2）增加0.1秒至9.9秒的计时功能。 图1 充分运用芯片74LS90的逻辑功能，用四片74LS90芯片实现秒表示00—99秒。利用集成与非门构成的基本RS触发器（低电平直接触发）实现电路的直接置位、复位功能。利用集成与非门构成的微分型单稳态触发器为计数器清零提供输出负脉冲。利用555定时器构成的多谐振荡器为电路提供脉冲源以驱动电路工作。原理图如图2。 图2 2.2方案二及原理 电子秒表完全的电路图，按功能可以分成四个单元电路进行分析，由时钟脉冲发生器、计算器、译码器和数码管组成。其原理方框图如图3所示。 图3 计数功能主要利用74LS192来实现。因要求电子秒表显示时间为00—99秒，因此需四片74LS192芯片，其与译码显示单元的相应输入端连接，可显示00—99秒。 通过不同的连接方式，74LS192可以实现四种不同的逻辑功能；而且还可借助开关对计数器清零、倒计时。其具体功能详述如下： (1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。 (2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。 （3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。 (4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。原理图如图4。 图4 芯片74LS192作用说明： Cdn---减计数脉冲输入，当作减计数操作时Cup接高电平。 ??Cup---增计数脉冲输入，当作加计数操作时Cdn接高电平BO---借位输出信号，在减计数时出现，低电平有效。CO---进位输出信号，加计数时出现，低点平有效。 ?? LD---加载，即对计数器作置数操作时的控制信号。当LD位某个电平时，计数器可以预置初始值，除清零控制外，其他操作被禁止自激式 图5 （二）555定时器的逻辑功能 表一 555逻辑功能表 TH OUT DIS × × 0 0 导通 ＞ ＞ 1 0 导通 ＜ ＞ 1 保持 保持 × ＜ 1 1 截止 多谐振荡器如图6。当电路刚接通电源时，由于C1//C2)来不及充电，555电路的脚处于零电平，导致其输出脚为高电平。当电源通过R、R向充电到Vc≥Vcc时，输出端脚由高电路平变为低电平，电容C经R和内部电路的放电开关管放电。当放电到Vc≤Vcc时，输出端又由低电平转变为高电平。此时电容再次充电，这种过程可周而复始地进行下去，形成自激振荡。输出端及电容器C上电压的波形。 图6 图7 振荡频率的估算： （1）电容充电时间T1。电容充电时，时间常数τ1=（R1+R2）C，起始值vC（0+）=，终了值vC（∞）=VCC，转换值vC（T1）=，带入RC过渡过程计算公式进行计算： 公式1