时序逻辑优秀培训书.pptVIP

§6.4常用时序逻辑器件 6.4.1计数器分类 一、集成二进制计数器 二、集成非二进制计数器 三、集成计数器的应用 §6.4.4 寄存器 举例 一、集成二进制计数器 1. 4位二进制同步加法计数器74161 4位二进制同步加法计数器74161内部电路 ① 异步清零; 应用 组成任意进制计数器 ——N次分频器frequency division (2)、集成计数器74163 逻辑符号 （3）4位二进制同步可逆计数器reversible counter 74191 二、集成非二进制计数器 N进制计数器又称模N计数器module 。 1．集成十进制计数器举例 （1）8421BCD码同步加法计数器74160 （2）二—五—十进制异步加法计数器74290 74290框图和 逻辑电路图 （c）框图 74290的功能： 实现8421、5421码模10计数 三、集成计数器的应用 1.组成任意（N）进制计数器 ——N次分频器 假如需要的是M进制计数器，这时有MN和MN两种情况， （1） MN 在N进制计数器的顺序计数过程中，若设法使之跳跃N-M个状态，就可得到M进制计数器。 方法 1.置数法（置位法） 2.清零法（复位法） 介绍74161时已讲过异步清零法和同步预置数法 ①同步清零法 同步清零法适用于具有同步清零端的集成计数器。 例：用集成计数器74163和与非门组成的6进制计数器。 功能表比较 74161 ②异步预置数法 异步预置数法适用于具有异步预置端的集成计数器。 例：用集成计数器74191和与非门组成的余3码10进制计数器。 （2）MN的情况 必须用多片N进制组合起来，构成M进制。各级之间连接方式： 1）串行进位（异步级联）：低位片的进位输出作高片的CP。 2）并行进位（同步级联）：低片的进位作高片的ET、EP。 3）整体清零 4）整体置位（数） 1）异步级联（串行进位） 例：用两片74191采用异步级联方式构成8位二进制计数器。 2）同步级联(并行进位） 3）整体清零 例 1 用74160组成48进制计数器。 例 2 用74161组成174进制计数器。 （174）D=B，当Q7Q6Q5Q4Q3Q2Q1Q0即当Q7Q5Q3Q2Q1分别是1时，反馈清零，如图。 整体置数 先将两片N进制计数器级联接成一个大于M进制的计数器（如N×N），后在选定的某一状态下译出LD′=0信号，将两个N进制计数器同时置入适当数据，跳过多余状态，获得M进制计数器。 举例：用74161组成174进制计数器（整体置数法） 161是同步预置数，用进位输出RCO反馈预置数：256-174=82，即把（82）D=B从两片161的并行输入数据端送入即可。如图 2.组成分频器 例 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。 3．组成序列信号发生器 序列信号——在时钟脉冲作用下产生的一串周期性的二进制信号。 例2 试用计数器74161和数据选择器设计一列发生器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。 4．组成脉冲分配器 二、数码寄存器——存储二进制数码的时序电路组件 74LS175的功能: CR是异步清零控制端。 三、移位寄存器shift register 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下： 右移寄存器的时序图： 由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3，即由低位向高位移，所以又称为上移寄存器。 （2）左移寄存器 2 ．双向移位寄存器bidirectional shift register 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。 当S=1时，D0=DSR、 D1=Q0、D2=Q1、D3=Q2， 实现右移操作； 三、集成移位寄存器74194 74194为四位双向移位寄存器。 74194的功能表： 74194功能表 四、移位寄存器构成的移位型计数器 1. 环形计数器orbicular counter 节拍脉冲 2．扭环形计数器 为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。 几进制计数器？ 置零法： 用两片741