第五章时序逻辑电路要点.pptVIP

器件实例：74160（同步十进制加法计数器） 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数 三、集成同步十进制计数器 器件实例：74LS190（同步十进制加/减法计数器） 例1：用74161构成模256同步加法计数器 第一种连接方法： 第二种连接方法： 例2：用两片74160构成60秒计时电路 片（1）从0000~1001计数，当从1001返回到0000时，片（1）的进位信号为1，即片（2）计数一次。而当片（1）计数50个脉冲时，片（2）已计数五次，状态为 ，片（1）再从0000计数到1001时，经与非门后 使，再有一个脉冲，两片74160同时置零，即完成从0~59的计数。若的周期为1/60秒，则此接法可实现60秒计时，计时脉冲输出端为片（2）的。 5.4.3 异步计数器 一、二进制计数器 基本原理（加法）： 每一位从“1”变“0”时，向高位发出进位，使高位翻转 注：减法同加法类似，不同在于每一位从“0”变“1”时，向高位发出进位，使高位翻转 二、异步十进制计数器 加法基本原理： 在4位二进制异步加法计数器上修改而成， 要跳过 1010 ~ 1111这六个状态 器件实例：二－五－十进制异步计数器74LS190 三、集成异步计数器 常见的异步二进制加法计数器产品主要有4位的（74LS293、74LS393、74HC393等）、7位的（如CC4024等）、12位的（如CC4040等）和14位的（如CC4060等）几种类型。 5.4.4 任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。 N进制 M进制 1、M N 原理：计数循环过程中设法跳过N-M个状态。 具体方法：置零法 置数法 例：将十进制的74160接成五进制计数器 第一种方法：置零法 缺点：置0信号作用时间短 改进电路 第二种方法：置数法 工作过程：主循环状态从0011开始加1计数，经过0100、0101、0110、0111后，通过译码输出低电平至计数器的同步置数端，当下一个脉冲到来时，计数器置入0011。主循环有5个稳定状态 。 这种电路不存在异步置零法中因信号持续时间过短而不可靠的问题。 例：用两片74160接成30进制计数器 2、M N 基本原理：M=N1*N2 先用前面的方法分别接成N1和N2两个计数器。 （1）M可分解 串行进位方式 并行进位方式 （2）M不可分解 例：用两片74160接成87进制计数器 整体置零方式 整体置数方式 5.4.5 移存型计数器 一、环形计数器 自启动的环形计数器 二、扭环形计数器 电路连接：把移位寄存器最后一级的 与第一级的输入端相连 优点：译码输出不会产生竞争-冒险现象。 缺点：所用触发器多 三、最大长度移存计数器 ①移存型计数器的有效状态数称为它的计数长度。若移存型计数器中有个触发器。当计数长度达到时，就称之为最大长度移存型计数器（除全0状态外，其余状态均可利用）。 ② 计数器由n位移为寄存器引入异或反馈网络构成。 例：n=4时，表达式 5.4.6 计数器应用实例 一、测量脉冲频率 二、数字钟 5.5 序列信号发生器 序列信号是按照一定的顺序排列的周期性的串行二进制码，常用作数字系统的同步信号或地址码，也可以作为可编程逻辑电路的控制信号。环形计数器组成的顺序脉冲发生器只是序列信号中的一种特例，每个序列中只占一个1，或者只有一个0。 序列信号按照其产生的序列循环长度M和移位寄存器（或计数器）的级数n分为三种： ①最大循环长度序列，循环长度 ； ②最长线性序列码（伪随机序列码或称M序列码），循环长度 ； ③任意循环长度序列码（非最大循环长度序列码），循环长度 。 一、基本概念 二、序列信号发生器 1．最大循环长度序列信号发生器（ ） 例：试用计数器74LS161和八选一数据选择器74LS151构成一个8位的序列信时间顺序自左到右）。 2．任意循环长度序列信号发生器（ ） 例：试用双向移位寄存器74LS194和八选一数据选择器74LS151构成一个序列信号0001011101（时间顺序自左至右） 5.6 时序电路的设计方法 同步时序电路的设计方法，一般可按如下步骤进行： 一、功能描述 1．对给出的逻辑设计问题，进行逻辑抽象，确定输入变量、输出变量和状态数。 2．