第十章工艺集成技术要点.pptVIP

* 第十章 工艺集成技术 （Process Integration） 工艺集成（Process Integration）技术 ■ 概述 ■ 器件隔离技术 ■ 亚微米CMOS工艺流程介绍 ■ 新技术发展趋势 参考资料： 《微电子制造科学原理与工程技术》第15章、第16章 （电子讲稿中出现的图号是该书中的图号） ? 按最小线宽能力划分技术节点（Technology Node）； ? 按功能划分（举例）： MPU、DRAM、NVM、RF-IC …… 一、概述 1、定义: 各单项工艺的重复排列组成工艺流程， 形成特定的集成工艺技术。 2、按器件特性分类： CMOS 工艺、双极工艺、 BiCMOS工艺、GaAs工艺、……。 3、CMOS工艺是主导的IC技术： 4、集成电路工艺流程的模块化 (1) 隔离工艺：完成有源区/场区的制备。 (2) 器件制作：包括标准MOS器件、高压MOS器件、电 容、电阻、E2PROM单元等各种工艺模块。 (3) 互连工艺：包括多层金属互连工艺，平坦化工艺等各 种工艺模块。 (4) 钝化保护：制作表面保护层。 工艺流程按加工目的可分为四大部分： PN结隔离、场氧化层隔离、沟槽隔离。 二、器件隔离技术 1、器件隔离的作用： 使IC中每一个器件的电特性都独立于其他器件的状态。 2、隔离工艺的质量指标： 密度、工艺复杂度、成品率、平坦化效果和寄生效应。 3、常见隔离工艺： ■ 共集电区双极技术： ? ? 发射区自动隔离 ? ? 基区隔离取决于间距 ■ 集电区隔离双极技术： ? ? 隔离效果取决于间距 ■ 保护环隔离技术 (1) PN结隔离技术 (2) LOCOS（硅的局部氧化）技术 图15.6 标准LOCOS工艺剖面图 图15.7 LOCOS工艺后剖面示意图 ? 可制作半台阶高度的厚场氧化层，有利于光刻质量。 ? 工艺简单、易行。 ? 隔离密度显著高于PN结隔离。 W/L = 4/1， ?W = 0.6 μm L = 1μm，W = 4μm， ?W/W ≈ 15% L = 0.18μm，W = 0.72μm， ?W/W ≈ 83% ■ LOCOS工艺的优势： ■ LOCOS工艺的限制： ? 非完全平坦化、隔离密度不能适应深亚微米工艺技术的要求。 (3) 沟槽隔离（Trench Isolation） 图15.10 简单的浅槽隔离工艺过程 图15.11 深槽隔离工艺示意图 图15.13 浅槽隔离（STI）工艺模块的示意图 ? 能实现高密度隔离，适合于深亚微米器件和DRAM等高密 度存储器电路。 ? 一般在器件制做之前进行，热预算小。 ? 工艺复杂，需要进行平坦化工艺：回刻或CMP。 ■ 沟槽隔离的特点： 其他隔离工艺：SOI（绝缘体上硅）、半绝缘衬底（GaAs工艺） 1、根据器件的电特性要求，确定器件结构，并设计工艺模块： 沟道长度（栅长）、源漏区掺杂及结深（横向扩展）、沟道 区掺杂、栅氧厚度等等 2、根据要求，设计隔离及互连工艺模块。 3、将以上工艺模块组合成集成工艺，注意互相之间的工艺兼容 性；并确定光刻版层次。 4、通过工艺模拟，确定各工序的具体工艺参数。 三、亚微米CMOS工艺流程介绍 （一）设计一个集成工艺的流程需要解决的事情： （二）双阱CMOS工艺流程示意图 1、备片 2、氧化 3、光刻NW 4、NW注入（磷） 5、NW腐蚀 6、光刻PW 7、PW注入（硼） 8、阱推（氧化） 9、消氧氧化 10、淀积Si3N4 11、光刻有源区 12、刻蚀Si3N4 13、光刻P场区 14、P场场注 15、场氧化 16、预栅氧 17、光刻Vtn注入区 18、Vtn注入 19、光刻Vtp注入区 20、Vtp注入 21、栅氧化 22、淀积多晶硅 23、多晶掺杂 24、光刻多晶 25、多晶刻蚀 26、多晶氧化 27、光刻N-区 28、N-区注入 29、光刻P-区 30、P-区注入 31、淀积TEOS 32、侧壁刻蚀 33、氧化 34、光刻N+区 35、N+区注入 36、光刻P+区 37、P+区注入 38、腐蚀氧化层 39、溅射Ti 40、RTA（形成硅化物） 41、淀积TEOS/BPSG 42、致密回流 43、光刻接触孔 *