DSP芯片技术及应用.docVIP

DSP总结： 以下总结仅针对宁波大学DSP芯片技术及应用（通信类非控制类）这门课，个人根据重点、考点总结的，用于期末复习（请结合课本以及PPT的例子），不足之处请见谅，基本能过就是，如若其中有错请联系QQ：493288964。还是建议您平时学点，理解为先！！！ 将该文章用于百度等兑换积分的行为是可耻的！ 第一章 绪论（简介） 1、DSP芯片特点： 采用哈佛结构；多总线结构；流水线技术；专用的硬件乘法器；特殊的DSP指令；快速的指令周期；硬件配置强；支持多处理器结构 CPU是冯.诺伊曼结构；DSP是数据和地址空间分开的哈佛结构。 冯.诺依曼结构：单存储空间；统一的程序和数据空间；共享的程序和数据总线；程序指令只能串行执行 单指令周期：100ns，现在单指令周期为：10ns 哈佛结构：双存储空间；程序存储器和数据存储器分开；程序总线和数据总线分开；独立编址、独立访问 改进型哈佛结构：双存储空间、多条总线；多条数据总线；高速缓冲器（重复指令，只需读入一次） 采用多总线结构：TMS320C54X：4组总线；单机器周期内可完成的操作; 流水线操作 专用的硬件乘法器 硬件乘法累加器是DSP区别于通用微处理器的一个重要标志 MAC(乘累加)单元（独立的乘法器和加法器；单周期内完成一次乘法和一次加法运算 ；MPY,MAC,MACA, MACSU等指令） 分类：工作时钟和指令类型：静态和一致性DSP芯片；用途分：通用和专用型；数据格式分：定点和浮点型 2、DSP按数据格式分为定点型和浮点型 定点DSP芯片:数据长度16位/24位 TMS320C2000/5000/6000 价格便宜、功耗较低、但运算精度稍低。 浮点DSP芯片:数据长度32位/40位 MS320C3X/4X/VC33/C67X/C8X 价格稍贵、功耗较大、但运算精度高。 芯片简介 TMS320VC5416PGE160 主处理器芯片的性能：频率：160MHz???速度：160MIPS? 周期：6.25ns 第二章：TMS320C54X的硬件结构 C54X：为低功耗,高性能而专门设计的16位定点DSP芯片 C54基本结构：中央处理器（CPU）、内部总线结构、存储器、片内外设。 1、内部总线结构 8组16-bit总线 1组程序总线:PB（传送从程序存储器来的指令代码和立即数） 3组数据总线:DB、CB、EB（CB和DB总线传送从数据存储器读出的操作数。 EB总线传送写入存储器中的数据） 对应的4组地址总线：PAB、DAB、CAB、EAB：提供执行指令所需的地址 2、中央处理单元（CPU） CPU主要包括以下几部分 ： 40位的算术逻辑单元（ALU） 2个40位累加器ACCA、ACCB 40位桶形移位寄存器 乘累加单元（MAC） 比较、选择和存储单元（CSSU) 指数编码器 CPU状态和控制寄存器 两个40位累加器A和B； 既可作为ALU或MAC的输入源，也可存放运算结果； 累加器A和B的区别：累加器A的16~32位能被用作乘法-累加单元中的乘法器输入，而累加器B不行 累加器的各部分AG,BG,AH,BH,AL,BL都是存储器映象寄存器，可使用寄存器寻址方式 算术逻辑单元（ALU） 完成多数算术逻辑运算：由1个40位的ALU和2个40位累加器完成 多数算术逻辑运算指令都是单周期指令 ALU的输入和输出：X输入源、Y输入源。X输入源（桶形移位寄存器、数据总线DB的操作数）、Y输入源（暂存器T、累加器A/B、数据总线CB的操作数） SXM:符号位扩展方式控制位 ALU对输入数据的预处理受SXM值的影响: 当数据存储器操作数在低16位时: SXM=0,高位用0填充(进行无符号数运算)；SXM=1,高位进行符号扩展(带符号数运算) 当数据存储器操作数在高16位时: SXM=0,高位用0填充,低16位用0填充；SXM=1,高位进行符号扩展,低16位用0填充 对16位数:最大正数为7FFFH,最小负数为8000H 对32位数:最大正数为7FFF FFFFH,最小负数为8000 0000H CMPS src, Smem ： 比较src累加器高端和低端两个16位二进制补码的大小,将较大值放入Smem存储器中. EXP编码器：支持指数运算指令的专用硬件电路 EXP指令： 说明:计算src的指数值并以二进制补码形式存放于T寄存器中.(TS:D0~D5) 举例: 1.A=FF FFFF FFCBH,执行EXP A指令后A和T的值分别为多少? A= FF FFFF FFCBH, T=0019H EXP常与NORM联合使用,实现累加器的归一化（定点数的定标）。 NORM指令： NORM src [, dst] 功能：(src)