第4章 锁存器与触发器幻灯片.pptVIP

4.2.2 D锁存器的基本原理 2. 传输门控D锁存器 图4.8（a）所示是另一种D锁存器的电路结构，多见于CMOS集成电路。它与图4.7（a）所示电路的逻辑功能完全相同，但数据锁存不使用逻辑门控，而是在双稳态电路基础上增加两个传输门TG1和TG2实现的。 4.2.2 D锁存器的基本原理 图4.8 传输门控D锁存器 4.2.2 D锁存器的基本原理 图4.8 传输门控D锁存器 4.2.2 D锁存器的基本原理 电路中，E是锁存使能信号。当E=1时， =0，C=1，TG1导通，TG2断开，输入数据D经G1、G2两个非门，使 ， ，如图4.8（b）所示的简图所示。显然，这时Q端跟随输入信号D的变化。当E=0时， =1，C=0，TG1断开，TG2导通，构成类似双稳态电路，如图4.8（c）所示。由于G1、G2输入端存在的分布电容对逻辑电平有暂短的保持作用，此时，电路将被锁定在E信号由1变0前瞬间D信号所确定的状态。读者可用表4.3来验证图4.8（a）所示电路的逻辑功能。由于逻辑功能完全相同，所以传输门控D锁存器的逻辑符号仍如图4.7（b）所示。 4.2.2 D锁存器的基本原理 例4.3 图4.8（a）所示电路的输入信号D，E的波形如图4.9虚线上边所示，画出 和 输出波形。 解：根据图4.