基于CPLD控制的通用视频采集模块.docVIP

项目名称： 基于CPLD控制的通用视频采集模块 项目经费： 2500元（左右） 项目制作组： 指导教师：赵 文 803教研室 组 长：陈 志 02-831班 联系方式 联系地址：21号地下室 （E唯协会） 基于CPLD控制的通用视频采集模块 摘要: 本文实现了一种基于CPLD控制的视频采集模块。CPLD主要通过视频A/D的输出状态信号以及TMS320C6x DSP的相应输出控制信号生成FIFO的控制信号，实现视频数据流的传输通路。这种纯硬件实现的控制电路可以大大减少DSP的开销，减少软件实现的难度;同时可以作为一个集成的视频采集模块，用在一般的DSP芯片上，减少硬件开发的难度。 关键词:CPLD，视频A/D, FIFO，视频采集 1.引 言 对于用于视频图像处理的DSP来说，由于前端的A/D采集速度较低，一般为了减少DSP的开销，在视频采集A/D和DSP之间接入先进先出存储器(FIFO)作为缓冲。基于先进先出存储器(FIFO)的多样性，一般在视频采集与微处理器模块之间很少提供无缝接口。传统的方法是用简单的逻辑电路实现很少一部分接口控制，大多数是通过软件来实现，虽然软件设计灵活性比较大，但是对软件设计者提出很高的要求;一般来说使用的都是线存的FIFO，这种FIR〕的存储量比较少，会花费CPU很大的开销。 本文实现了一种在采集A/D模块、专用视频FIFO以及DSP微处理使用CPLD作为纯硬件控制的方案。使用这种方案的创新点是首先因为使用的是帧存储器FIFO，存储一帧或者一场视频数据，这样可以大大减轻DSP的开销，提高DSP的效率，从而更好的提高视频处理的实时性;其次因为接口逻辑比较复杂，一般用软件实现起来比较困难，使用可编程CPLD实现全部的硬件接口逻辑，减少软件设计的难度，减少DSP的开销。同时可以发挥CPLD现场可编程的特点，可以像软件一样更改;最后可以作为一个集成的通用硬件采集模块。 本文实现的是基于TI TMS320C6x的DSP的视频采集压缩卡的A/D采集模块以及接口控制模块。在采集模块主要功能是将从CCD摄像头输入的模拟视频信号转换为数字信号，普通CCD摄像头的输出是NTSC制式的复合全电视信号CVBS信号，通过SAA7114H TV解码芯片将模拟TV信号解码，转换为符合I TU R HT. 601标准的数字视频信号，并且由CPLD控制模块将数据存储到专用的视频FIFO芯片，中断DSP读取数据处理。具体的信号控制见图1.1。 2.模块介绍 2.1.视频采集模块 采集模块采用PHILIPS公司的视频A/D芯片SAA7114H，该专用视频A/D具有6路 模拟视频输入，两个模拟预处理通道，并且抗混滤波、梳状滤波都被集成到芯片内部，这样对于硬件设计带来了极大的方便。同时场同步信号IGPV，行同步信号IGPH，有效图像数据输出信号IDQ,时车南毓中信昙rrr V都有管脚直接引出，这样省去了以往的时钟同步电路的设计，可靠性也有所提高。系统内部锁相 环技术的集成使得可靠性和设计复杂度都有极大的降低。SAA7114H的配置支持IZC，可以通过DSP的通用I/O口软件模拟IZC总线。 从图2可以看出整个过程是在ICLK在上升沿触发，在IDQ有效的情况下传输的数据有效，数据输出的格式为(下为奇数场的一行数据扫描) FF00 0080 UOYO, VOY1，UlY2, VlY3,........……，U319Y638, V320Y639 其中FF00和0080是奇数场标志位。 当输出IGPH有效表明为一行数据的扫描，当IGPH无效的情况下，表明数据在回扫。从图3可以看出当IGPV有效说明是一场数据的扫描，当为无效时，说明为一场数据结束。通过这几个状态信号的输出，以及其它标志信号可以对行数据和场数据同步进行控制。具体见图2.1(信号一行扫描输出状态)和图2.2(信号一场扫描输出状态)。 2.2.视频缓冲模块FIFO AL422B是Averlogic公司的专用视频的FIFO，最大存储为384K X 8bits，同时支持VGA,CCIR, NTSC, PAL等视频制式，两端独立的读写操作，支持不同速率的读写。根据CCIR.601协议，一场图像数字化后最大的数据量是220K X 16bit，因此，采用的AL422B足够可以容纳完整的一场视频图像的数据量。采用这种大的FIFO的设计可以降低DSP对视频FIFO读写控制时序的复杂度，使整个视频图像处理流程简捷，同时减少控制信号。 2.3. CPLD控制模块