基于Quartus+II的秒表系统设计的现状以及发展.docVIP

课 程 综 述 课程名称 在系统编程技术 任课教师 班级 06电子（1）班 姓名 学号 0605072009 日期 2008年12月 3日  基于Quartus II的秒表系统设现状以及发展 摘 要：到2008年5月29日为止，EDA技术已经成为现代电子设计的发展趋势。QuartusⅡ是Altera公司推出的适用于不同设计对象的最新的EDA开发环境。本文详细讨论和分析基于Quartus II的带计时器功能的秒表系统现状以及发展，Quartus II概念Quartus II 在界面和功能上发生的变化设计带计时器功能的秒表系统的原理结构各组件功能以及技术路线。 关键词:电子设计自动化(EDA), QuartusⅡ,计时器,秒表系统。 前言：数字秒表是日常生活中比较常见的电子产品，其设计也是EDA技术中最基本的设计实验之一。了解基于Quartus II的带计时器功能的秒表系统的成因及其影响因素对认识基于Quartus II的带计时器功能的秒表系统有重要的意义，带计时器功能的秒表的应用也很重要.通过以下的介绍可以了解带计时器功能的秒表的发展现状和相关技术理论。以下介绍了和基于Quartus II的带计时器功能的秒表系统相关的设计用以比较，重点是Quartus II的带计时器功能的秒表。 正文 1、秒表系统总体结构： 1.1 分频器：用来产生100HZ计时脉冲； 1.2 四个10进制计数器：分别对百分之一秒、十分之一秒、秒和分进行计数； 1.3 两个6进制计数器：用来分别对十秒和十分进行计数； 1.4 显示译码器：完成对显示的控制； 1.5 数据选择器：对6个输出显示数据进行选择，并传送数据； 1.6 报警器：实现满60分钟报警10声。 2 、Quartus II 2.1 Quartus? II design 是最高级和复杂的，用于system-on-a-programmable-chip (SOPC)的设计环境。 QuartusII design 提供完善的 timing closure 和 LogicLock8482; 基于块的设计流程。QuartusII design是唯一一个包括以timing closure 和基于块的设计流为基本特征的programmable logic device (PLD)的软件。 Quartus II 设计软件改进了性能、提升了功能性、解决了潜在的设计延迟等，在工业领域率先提供FPGA与mask-programmed devices开发的统一工作流程。 2.2 Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一 个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功 能，增添 了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。 2.3 QuartusII2.0安装软件为290M,完全安装为700M,如果定制安装，不选择Excalibur嵌入处理器，则安装所需空间为460M,比QuartusII1.1版本减少一半以上的空间要求，却能支持ALTERA全部芯片的开发。同时软件的装载，编译，仿真速度比1.1版本大 大加快。 2.4 Quartus II是Altera 公司单芯片可编程系统(SOPC) 设计的综合性环境,也是适合SOPC的最全面的设计环境。它拥有现场可编程门阵列(FPGA) 和复杂可编程逻辑器件(CPLD) 设计的所有阶段的解决方案。与原来的Max + plus II相比,Quartus II 在界面和功能上都发生了不少变化,除承接了原来Max + plusII的全部设计功能和器件对象外,还增加了许多新功能,如支持Max + plusII界面,支持RTLView 等,还增加了新的FPGA 器件系列,包括一些适用于SOPC开发的大规模器件。 3、用硬件描述语言设计数字秒表和FIR滤波器 3.1随着计数的进步，电子产品的更新换代速度可谓日新月异，传统的手工设计过程已经被先进的自动化设计工具（从CAD到EDA及ESDA：Electronic System Design Automation）所代替。因而熟悉并掌握这些现代设计工具，已成为电子信息设计人员所必备的一门技术。本设计侧重点是用硬件语言Veri