BPSK调制原理.docVIP

原理： 2DPSK方式是用前后相邻码元的载波相对相位变化来表示数字信息。假设前后相邻码元的载波相位差为((，可定义一种数字信息与((之间的关系为 则一组二进制数字信息与其对应的2DPSK信号的载波相位关系如下表所示 数字信息与(( 之间的关系也可以定义为 2DPSK信号调制过程波形如图1所示。 图1 2DPSK信号调制过程波形 可以看出，2DPSK信号的实现方法可以采用：首先对二进制数字基带信号进行差分编码，将绝对码表示二进制信息变换为用相对码表示二进制信息，然后再进行绝对调相，从而产生二进制差分相位键控信号。2DPSK信号调制器原理图如图2所示。 图2 2DPSK信号调制器原理图 其中码变换即差分编码器如图3所示。在差分编码器中：{an}为二进制绝对码序列，{dn}为差分编码序列。D触发器用于将序列延迟一个码元间隔，在SystemView中此延迟环节一般可不采用D触发器，而是采用操作库中的“延迟图符块”。 二进制差分相位键控（2DPSK）的解调 1、实验目的： （1）了解2DPSK系统解调的电路组成、工作原理和特点； （2）掌握2DPSK系统解调过程信号波形的特点； （3）熟悉系统中信号功率谱的特点。 2、实验内容： 以2DPSK作为系统输入信号，码速率Rb＝10kbit/s。 （1）采用相干解调法实现2DPSK的解调，分别观察系统各点波形。 （2）获取主要信号的功率谱密度。 3、实验原理： 相干解调法： 2DPSK信号可以采用相干解调方式(极性比较法)，对2DPSK信号进行相干解调，恢复出相对码，再通过码反变换器变换为绝对码，从而恢复出发送的二进制数字信息。解调器原理图和解调过程各点时间波形如图13(a)、(b)所示： 其中码反变换器即差分译码器组成如图14所示。在差分译码器中：{}为差分编码序列，{}为差分译码序列。D触发器用于将序列延迟一个码元间隔，在SystemView中此延迟环节一般可不使用D触发器，而是使用操作库中的“延迟图符块”。 系统组成、图符块参数设置及仿真结果： 相干解调法： 相干解调法的系统组成如图16 所示。 图 16 相干解调法的系统组成 其中，图符11为带通滤波器，图符13实现相干载波的提取，图符12为乘法器，图符15为低通滤波器，图符16、17、18实现抽样判决，图符19、20实现差分解码。图符19输出再生的绝对码。图符的参数设置如表3所示。 表3：相干解调法图符参数设置表 编号 库/名称 参 数 11 Operator: Linear Sys Butterworth Bandpass IIR 3 Poles，Low Fc = 10e+3 Hz，Hi Fc = 30e+3 Hz Quant Bits = None，Init Cndtn = Transient， DSP Mode Disabled，FPGA Aware = True， RTDA Aware = Full 13 Comm: Costas VCO Freq = 20e+3 Hz，VCO Phase = 0 deg Mod Gain = 1 Hz/v，Loop Fltr = 1 + 1/s + 1/s^2 Output 0 = Baseband InPhase ， Output 1 = Baseband Quadrature Output 2 = VCO InPhase ，Output 3 = VCO Quadrature t12 RTDA Aware = Full 15 Operator: Linear Sys Bessel Lowpass IIR 3 Poles，Fc = 8e+3 Hz，Quant Bits = None，Init Cndtn = Transient DSP Mode Disabled，FPGA Aware = True，RTDA Aware = Full 16 Operator: Sampler Interpolating ，Rate = 10e+3 Hz，Aperture = 0 sec，Aperture Jitter = 0 sec 17 Operator: Hold Last Value ，Gain = 1，Out Rate = 200e+3 Hz 18 Logic: Buffer Gate Delay = 0 sec，Threshold = 0 v，True Output = 1 v Fal