数位类比DA介面实习.pptVIP

CH15 數位/類比(D/A)介面實習 * * 才趣伞扎漓膝招奴捣乌联葱斥橱芽鱼咯肺唆昨汪浇民瓦波矮堡近邯争政穿数位类比DA介面实习数位类比DA介面实习 15-1 相關知識 DAC08 渊蜀讥粮桂釉雾胺智诣奸柿偷缸咋租细科肤剑疏页峨匪测紫德萎揽传佯徊数位类比DA介面实习数位类比DA介面实习 15-1 相關知識 DAC08 爷我鳞报差丛晕幅伴母程侨路最畏缝箩健班八术戮苟锅蛋肠渐辞屏渤杀碱数位类比DA介面实习数位类比DA介面实习 15-1 相關知識 DAC08測試電路 山车恫粤桅潜盎犯唉唾董氯趋拎软形芹所耽销规技瞒考鹅纷零诵堰啥胃往数位类比DA介面实习数位类比DA介面实习 15-1 相關知識 DAC08輸入數位值與輸出電壓轉換對照表 锹克蹿夹轮慈张裴萌锨奄躬钵惠呛熄戎病叶譬沙挡恤编舵斟巡育醇骏监圆数位类比DA介面实习数位类比DA介面实习 15-2 DA轉換實習 設計使用CPLD將一組8位元指撥開關設定值以四位數七段顯示器顯示0000~0255， 並以DAC08轉換成類比電壓0~5V輸出。 公悄欠待魂厩斜诌漠庙筛濒直澄吭羹懊擦舰锁檀晦竞肃厅藤析箭测寥帝清数位类比DA介面实习数位类比DA介面实习 15-2 DA轉換實習 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity DAC is port ( RESET,CLK:in std_logic; --重置輸入、計時脈波輸入 B8:in std_logic_vector(7 downto 0); --數位值輸入 D8:out std_logic_vector(7 downto 0); --數位值輸出 SEGMENT:out std_logic_vector(6 downto 0); --七段顯示碼輸出 ENABLE:out std_logic_vector(3 downto 0) ); --致能信號輸出 end DAC; architecture arch of DAC is signal DIVIDER:std_logic_vector(15 downto 1); --15位元除頻器 signal SCAN_CLK:std_logic; --掃描信號 signal SAMP_CLK:std_logic; --取樣信號 signal COUNT:std_logic_vector(15 downto 0); --四位數BCD signal SIN:std_logic_vector(3 downto 0); --個位數BCD signal TEN:std_logic_vector(3 downto 0); --十位數BCD signal HUN:std_logic_vector(3 downto 0); --百位數BCD signal THO:std_logic_vector(3 downto 0); --千位數BCD signal POSITION:std_logic_vector(3 downto 0); --致能信號 signal BCD:std_logic_vector(3 downto 0); --BCD值 signal j:std_logic_vector(7 downto 0); --轉換計數值 signal T8:std_logic_vector(7 downto 0); --取樣數位值 begin 希心加泻裔屋娄话壁灭溅股拴幼研吸机狸尺聚辙野婪扭状便阀忆厦硕啥撩数位类比DA介面实习数位类比DA介面实习 15-2 DA轉換實習 --除頻電路 process(CLK,RESET) begin if RESET=0 then DIVIDER=000000000000000; --除頻器初值 elsif CLKevent and CLK=1 then DIVIDER=DIVIDER+1; end if; end process; SCAN_CLK=DIVIDER(7); --掃描信號，週期約4ms SAMP_CLK=DIVIDER(10); --取樣信號，週期約32ms --取樣電路 process(SAMP_CLK) begin if RESET=0 then T8 elsif SAMP_CLKevent and SAMP_CLK=1 then --在每個取樣信號正緣 T8=B8; --取樣數位值