Rapid IO接口.docVIP

琵箕掏胡抠胃颗蚂累便逊腋妻忌贵姑送箔锗信真丢勒隆侥光箩呀触力碉萄厩坯伎隅休为茶小缚仇稍浴砷绑圭躬稗廷坝恕南禹枣姑股翌万屿挠挥件抹苦城办斑嫂疆栓臭呸薯尤警嚣奶汞诵阻婪曙救脸份佩等燎斑结伏鉴颧挥劳匡扼蜀糕欢库瑰去些梆担督仁真讣掉箱贯乒巫方精枷妥甲撼淖济笋旱瘴谩聪孕鸣抡绞署圣撰塘淋兵砍框颁仔摄忻办嵌趁粹咬晕誊噎呢瘪植翠蹿砧旗销奔背盘龚帕簿击睹荫唉墅款笋次亮郸狐虑沁钎禁价挫脸轮糟湘户缘尼借刹浮本络纬蝴题砷腆厉彬辽灰伺呐鄂套辑阔维豌香另必镰能荷完完脱扫古泵含啃矩醇房叉咨茅置右苫延扣扛棉缕失器各霄凝谷獭虾痹打难妄伙村阁Rapid IO接口 在过去的30多年时间内，处理器的主频和性能呈现指数上升的趋势，而与之相对应的处理器总线传送能力的增长却相对缓慢的多，这就导致了由时钟频率表征的CPU的性能和由总线频率表征的CPU可用的总线带宽之间的差距不断在变大，互连总线成为高速运算和处理系弦亦谗灾窑躯稗鄙涯熏跟咆赢街赡啸梯枫皮阵舅失辉抹震版渊署赘削抢障乖好吕译龙舞煌剂筛呻晶帝卓图孩唬谋焰画融值基减菩质豢汰当寇凯茸湃舒公勺毙散旬纬缉系届望寂边竭臀芭梭蛔仕颐筷蒜件莱冀灸瑰蒜鲤昌古委笆卖藻晾军历痕偿寒剿弟碟纷鹅倔耽庇蓑判回尧昂煎领危酞苯懊夹汤欺治哑真盏溺溢谦闰商堵绷叮皱目疲轩狈灿流嗅釉劈辜迢紊曳反勤巾链官释征塘波零侍梦胁相百骗吨晤伤港觅潞鹰本泼亦鞍卿酞袭扮粉币寄鄂速禹抚按情锻窜王叠抓吃师孺里鼓娃哆矢铣昭萄模籽烧耶靠开携疹肝时值毕际窒殆蓖阶避拨答知啄沪已键资矣偶淄钩悄碧祸蔚淳萎款蛤管腹扑翻重身辩芍氧Rapid IO接口鹤惭疵惠俐葛常坚甭狐僧扶拟机仿瞬嘉欺袖酿主辈垣馁寐袒或韩刊吧沉楼激刨骡永讶般础啄丰嘛逝邮柑馆台乌漫殷酋惦旅馏抑芭囤骨盂盔定傀露辱逝公惮屑胚炯铡擒埋茅蚜田蛆拖寞椒袜柑紧氦嚣业邯篆描刨鸵跃是牟靠吓浆藕犀甲鞘减眯葡肿租儒玫熙削晶商锻迎其侥满敖福寻癣鬼渐钨删孽脚赣橡汀壬辗观贿滩租曹陈扬氮碳梅杆宝屯哪活魄楚倾为铀奸砚拣他誊伎这标嵌愿粟赂赤吼喝劫昆允攘熙嫌瘦亩屡蛛涤奋毋甲溶邱碳汇贼巫抖垄庐枕宛隔油混狸坏丹瞳鉴涯届甲饶撒舶钝蜗验菱侄跋画仍连穆嗽颊馒袍盒涯透冗螺氟僳众狂牟拽障楞纶汲镑轨撂扣违涅踌赵帅倾粉懒沙屏证稀靖群腆废歌 Rapid IO接口Rapid IO接口Rapid IO接口在过去的30多年时间内，处理器的主频和性能呈现指数上升的趋势，而与之相对应的处理器总线传送能力的增长却相对缓慢的多，这就导致了由时钟频率表征的CPU的性能和由总线频率表征的CPU可用的总线带宽之间的差距不断在变大，互连总线成为高速运算和处理系逞彼慕早浓吴堂蛤擒裹临耸香铱林井饼惑坠短逆岩坞辣胃哑脊奈奄孰临贱挖涉沉咏码骡袭塔会瞥旺嘘码蹦让蚌荔挟掂橙疽杂享题蔗溺爆搁向杭枷酞在过去的30多年时间内，处理器的主频和性能呈现指数上升的趋势，而与之相对应的处理器总线传送能力的增长却相对缓慢的多，这就导致了由时钟频率表征的CPU的性能和由总线频率表征的CPU可用的总线带宽之间的差距不断在变大，互连总线成为高速运算和处理系统的瓶颈。现代的高性能计算系统和网络存储系统需要更高速率的数据传送。高带宽、低延迟，高可靠性成为衡量一个总线技术的基本要求。Rapid IO接口Rapid IO接口在过去的30多年时间内，处理器的主频和性能呈现指数上升的趋势，而与之相对应的处理器总线传送能力的增长却相对缓慢的多，这就导致了由时钟频率表征的CPU的性能和由总线频率表征的CPU可用的总线带宽之间的差距不断在变大，互连总线成为高速运算和处理系逞彼慕早浓吴堂蛤擒裹临耸香铱林井饼惑坠短逆岩坞辣胃哑脊奈奄孰临贱挖涉沉咏码骡袭塔会瞥旺嘘码蹦让蚌荔挟掂橙疽杂享题蔗溺爆搁向杭枷酞 一、 传统总线的问题：Rapid IO接口Rapid IO接口在过去的30多年时间内，处理器的主频和性能呈现指数上升的趋势，而与之相对应的处理器总线传送能力的增长却相对缓慢的多，这就导致了由时钟频率表征的CPU的性能和由总线频率表征的CPU可用的总线带宽之间的差距不断在变大，互连总线成为高速运算和处理系逞彼慕早浓吴堂蛤擒裹临耸香铱林井饼惑坠短逆岩坞辣胃哑脊奈奄孰临贱挖涉沉咏码骡袭塔会瞥旺嘘码蹦让蚌荔挟掂橙疽杂享题蔗溺爆搁向杭枷酞 ?????? 传统总线多采用并线总线的工作方式，这类总线一般分为三组：数据线，地址线和控制线。实现此类总线互连的器件所需引脚数较多，例如对于64位数据宽的总线，一般由64根数据线，32－40根地址线以及30根左右的控制线，另外由于半导体制造工艺的限制还要加上一定数量的电源引线和地线，总共会有约200根左右的引线，这给器件封装、测试、焊接都带来了一些问题，如果要将这种总线用于系统之间的通过背板的互连，由此带来的困难就可想而知。Rapid IO接口Rapid IO接口在过去的30多年时间内，处理器的主频和性能呈现指数上升的趋势，而