第2章MCS-51单片机的硬件结构.ppt

第2章 MCS-51单片机的硬件结构 2.1 MCS-51单片机的硬件结构 2.2 MCS-51的引脚 2.3 MCS-51的CPU 2.4 MCS-51的存储器结构 2.5 并行I/O端口 2.6 时钟电路于时序 2.7 复位操作和复位电路 2.1 MCS-51单片机的硬件结构 MCS-51单片机的组成 ： 1. 8位CPU 2. 片内ROM/EPROM、RAM 3. 片内并行 I/O接口(4个) 4. 片内16位定时器/计数器(2个) 5. 片内中断处理系统(5个/2级) 片内全双工串行I/O口(1个) 21个FSR MCS-51单片机内部结构展开图 （1） ALU ：完成加、减、乘、除，逻辑运算、位操作 （2）控制部件：根据指令产生控制信号，控制单片机内 数据传送、运算操作，并产生片外的控制信号 ? PSW F0:用户标志位。作为软件标志，由编程人员决定 何时使用。 OV: 带符号数运算结果超过-128~127,置“1” P: ACC中1的个数为奇数置“1” RS0 RS1 工作寄存器R0~R7选择控制 0 0 0组（00H~07H） 0 1 1组（08H~0FH） 1 0 2组（10H~17H） 1 1 3组（18H~1FH） ? SP： 堆栈指针，8位寄存器，初值为07H 存放堆栈的栈顶地址，具有自动加1、减1功能； 8051堆栈属于向上生长型，栈底地址栈顶地址 其片内 00~7FH RAM的任何一个子区可作为堆栈区 一、P0口的结构 1、P0口作为普通I/O口 2、P0作为地址/数据总线 二、P2的内部结构 ② P3的内部结构 MCS51指令有单字节、双字节和三字节三种。 单字节和双字节指令可能是单周期或双周期 三字节指令都是双周期的 乘、除指令占四个周期。 复位： RST/VPD：复位信号端和后备电源输入端。 输入10ms以上高电平脉冲，单片机复位。 VPD使用后备电源，可实现掉电保护。 片内数据存储器空间分布图 通用RAM区 (80B) 位地址区 (16B) 7FH 寄存器3组 寄存器2组 寄存器1组 寄存器0组 寄存器3组 R7 R6 R5 R4 R3 R2 R1 R0 18H 19H 1AH 1BH 1CH 1DH 1EH 1FH 寄存器区 4组(32B) . . . . . . . . . RS1、RS0=11 00H 30H 2FH 20H 1FH . . . 附丰妥憾莉咒簇轴矿考憨艘受汾冬赣赣漾模词娥何妄烯沟非夸窄绒鲍肋步第2章MCS-51单片机的硬件结构第2章MCS-51单片机的硬件结构 片内数据存储器空间分布图 通用RAM区 (80B) 位地址区 (16B) 7FH 寄存器3组 寄存器2组 寄存器1组 寄存器0组 位地址区 20H 21H 22H 23H 24H 25H 26H 27H 28H 29H 2AH 2BH 2CH 2DH 2EH 2FH 00H 01H 02H 03H 04H 05H 06H 07H 08H 0FH 10H 7FH 78H 70H 68H 60H 58H 50H 48H 40H 38H 30H 28H 20H 77H 6FH 67H 1FH 5FH 57H 4FH 47H 3FH 37H 2FH 27H 1FH 17H ............ ............ D7 D6 D5 D4 D3 D2 D1 D0 . . . . . . . . . 00H 30H 2FH 20H 1FH . . . 噬淖廷睹晰登训线雪均侦段茹掘座毕消呀碌蕉岔扇且寂颐痪棘攫海证式鹃第2章MCS-51单片机的硬件结构第2章MCS-51单片机的硬件结构 片内数据存储器空间分布图 通用RAM区 (80B) 位地址区 (16B) 00H 30H 2FH 20H 1FH 7FH 寄存器3组 寄存器2组 寄存器1组 寄存器0组 通用RAM区 . . . . . . . . . . . . 共80个字节，作为一般的数