【2017年整理】数据通路实验报告.doc

实验3 存储器实验 预习实验报告 疑问： 数据通路是干嘛的？ 数据通路如何实现其功能？ 实验书上的存储器部分总线开关接在高电平上，是不是错了？ 实验报告 波形图： 参数设置： Endtime:2.0us Gridsize:100.0ns 信号设置： clk： 时钟信号，设置周期为100ns占空比为50%。 bus_sel: sw|r4|r5|alu|pc_bus的组合，分别代表的是总线（sw_bus）开关,将存储器r4的数据显示到总线上，将存储器r5的数据显示到总线上，将alu的运算结果显示到总线上，将pc的数据打入AR中二进制输入，低电平有效。 alu_sel: m|cn|s[3..0]的组合，代表运算器的运算符号选择，二进制输入，高电平有效。 ld_reg: lddr1|lddr2|ldr4|ldr5|ld_ar的组合，分别表示将总线数据载入寄存器r1,r2,r4, r5或AR中，二进制输入，高电平有效。 pc_sel: pc_clr|ld|en的组合，分别代表地址计数器PC的清零（pc_clr）、装载（pc_ld）和计数使能信号（pc_en），二进制输入，低电平有效。 we_rd: 信号we和rd的组合，分别代表对ram的读(we)与写(rd)的操作， 二进制输入，高电平有效 k： k [7]~ k [0]，数据输入端信号，十六进制输入。 d: d[7]~d[0]，数据输出中间信号，十六进制双向信号。 d~result: d [7] result ~d[0] result，最终的数据输出信号，十六进制输出。 ar: ar[7]~ ar[0]，地址寄存器AR的输出结果，十六进制输出。 pc: pc [7]~ pc [0]，地址计数器PC的输出结果，十六进制输出。 仿真波形 以在01H单元中写入05H、02H单元中写入0AH并进行【（A加B）减（非A与B）加B】为例： 初始状态:bus_sel=11111,alu_sel=00000,ld_reg=00000,pc_sel=100,we_rd=00,k=00H,总线上无数据，呈高阻态。 读取01H单元的05A： 置数法PC=01H：bus_sel=01111,pc_sel=101 PC-AR：bus_sel=11110，ld_reg=00001 读01H单元的数据放入R1中：bus_sel=11111，ld_reg=10000，we_rd=01 读取02H单元的0AH： PC+1，PC-AR：bus_sel=11110,ld_reg=00001,pc_sel=111 读01H单元的数据放入R2中：bus_sel=11111，ld_reg=01000，we_rd=01 将地址加到03H?:bus_sel=11110，ld_reg=00001，pc_sel=111 验证数据并运算： bus_sel=11101 读取R1中的数据：alu_sel=010000，得到R1=05H 读取R2中的数据：alu_sel=101010，得到R2=0AH 计算（A加B）结果存于R4中：alu_sel=011001，ld_reg=00100，结果为0FH 计算（非A与B）结果存于03H单元中：alu_sel=100010，we_rd=10，结果为0AH 计算（（A加B）加B）结果存于04H单元中： R4-R1：bus_sel=10111，ld_reg=10000 PC+1，PC-AR：bus_sel=11110,ld_reg=00001,pc_sel=111 计算（（A加B）加B）结果存于04H单元中：bus_sel=11101，alu_sel=011001，we_rd=10 计算（（（A加B）加B）减（非A与B））结果存于05H中： （（A加B）加B）-R1：bus_sel=11111，ld_reg=10000，we_rd=01 （非A与B）-R2： PC=03H：k=03H，bus_sel=01111，pc_sel=101 PC-AR：bus_sel=11110，ld_reg=00001 （非A与B）-R2：bus_sel=11111，ld_reg=01000，we_rd=01 PC=05H：