- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA技术实验指导书
EDA技术实验指导书
李兴富 刘政
桂林航专电子工程系
2008年7月第1版
2008年7月第1次印刷
目 录
实验一 MAX+plusII的使用 1
实验二 组合电路设计 4
实验三 VHDL的并行语句 6
实验四 计数器及时序电路设计 9
实验五 交通灯控制器的设计 12
实验六 七段译码器的设计 16
实验七 数字系统的层次化设计 19
附 实验报告格式示例 23
实验一 MAX+plusII的使用
实验目的
了解MAX+plusII的功能及使用方法,掌握CPLD/FPGA的开发步骤。
实验要求
利用图形输入法设计一个3-8译码器,并完成编译、仿真、编程下载、硬件测试等过程。
实验原理与方案
MAX+plusII是完全集成化的可编程逻辑设计环境,可以完成设计输入、编译、仿真、编程下载等一系列过程。
在MAX+plusII中可采用原理图输入法进行设计,即先为工程建立一个文件夹,然后在原理图输入窗口调入所用元件,连线后得到正确的设计原理图,然后再进行编译、排错、仿真、下载等操作。
在建立文件夹时注意名字不能使用中文,且不可含有空格。在调用元件时要用到三个元件库,位于\maxplus2\max2lib路径下。其中prim库为基本逻辑元件库,包含基本门电路、输入输出符号等;mf为宏功能元件库,主要包含74系列门电路等;mega_lpm为参数可变的兆功能元件库,含有计数器等逻辑部件。
在编译时要先将设计文件设置成“工程”(set project to current file),还要选择目标器件,本实验中使用的器件为ACEX系列的ACEX-EP1K10TC100-3。MAX+plusII的编译器(compiler)包含了一般EDA流程中的多个功能部分,编译器窗口中各功能模块的含义如下:
compiler netlist extractor:是编译器网表文件提取器,能将输入的原理图文件或HDL文件转换成网表文件,并检查其中可能的错误。该模块还负责连接顶层设计中的多层次设计文件,另外还包含一个内置的、用于接受外部标准网表文件的阅读器。
Database builder:是基本编译文件建立器,能将含有任何设计层次的设计网表文件转换成一个单一层次的网表文件,以便进行逻辑综合。
Logic synthesizer :是逻辑综合器,对设计项目进行逻辑化简、逻辑优化和检查逻辑错误。综合后输出的网表文件表达了设计项目中底层逻辑元件最基本的连接方式和逻辑关系。逻辑综合器的工作方式和优化方案可以通过一些选项来实现,具体方法请查阅相关书籍。
Partitioner:是逻辑分割器,如果选定的目标器件资源太小,容纳不下设计项目,该分割器则自动将设计项目进行分割,使得它们能够在多个器件中实现。
Fitter:是适配器,或者说是结构综合器或布局布线器,它将逻辑综合所得的网表文件,即底层逻辑元件的基本连接关系,在选定的目标器件中具体实现。对于布局布线器的策略和优化方式也可以通过设置一些选项来改变和实现。
Timing snf extractor:是时序仿真网表文件提取器,该功能块从适配器输出的文件中提取时序仿真网表文件,以对设计项目进行仿真测试用。对于大的设计项目,一般先进行功能仿真,方法是在compiler 窗口下选择processing项中的function snf extractor 选项。仿真网表文件(snf)是仿真时的必需文件,除此以外在仿真前还要设计一个仿真通道文件(scf),用以确定要观察的输入输出信号。设计仿真通道文件要在file 菜单的new选项中选择waveform editor file。
Assembler:是装配器,能将适配器输出的文件,根据不同的目标器件、不同的配置ROM产生多种格式的编程/配置文件,如用于CPLD或配置ROM用的POF编程文件,用于对FPGA直接配置的SOF文件,用于单片机对FPGA配置的Hex文件等。
编译通过的设计项目是否能完成预期的逻辑功能,可以通过仿真来验证,主要步骤如下:
建立仿真通道文件(SCF)。
输入信号节点。
设置仿真参数。一般首先选择菜单 option\snap to grid 取消前面的“√”,以便能任意设置输入电平或设置输入时钟信号的周期。
设定仿真时间。
设置输入信号波形。
保存波形文件。
运行仿真器。选择主菜单MAX+plusII\simulator,单击start按钮。
观察波形。
延时精确测量。若要精确测量电路的输入与输出的延时,可选择主菜单MAX+plusII\timing analyzer。
在仿真通过后,可以对器件进行编程和硬件测试。在编程前要完成目标芯片的引脚锁定,并重新编译。引脚锁定的方法是选择菜单assign\pin\lo
您可能关注的文档
最近下载
- (2025年)村干部考试试题.docx VIP
- 项目核心筒内爬式液压布料机施工方案.pdf VIP
- 物流师(二级):配送管理三.docx VIP
- 限制类医疗技术(2025年版)及相关管理要求.docx VIP
- 2025上海市宝山区高三英语二模试题及答案.docx VIP
- 2025上海市长宁区高三英语二模试题及答案.pdf VIP
- 心悸ppt课件_原创精品文档.pptx VIP
- 【2025届上海高三英语二模】2025届上海市浦东新区高三英语二模试卷与答案.pdf VIP
- 多级逆流双极膜电渗析系统再生酸碱操作规范.docx VIP
- 2025四川泸州古蔺县人民法院招聘劳务派遣制审判辅助人员10人考试备考试题及答案解析.docx VIP
文档评论(0)