数电习题4题稿.pptVIP

* * 主从SR触发器 带直接复位端（0有效）下降沿时输出变化 1S 1R C1 S R CLK Q Q S`D R`D VCC t t t t t CP S R Q Qm t R`D 2 3 4 5 1 题5.9 可知Q =0 主从JK触发器 初始状态Q=0 上升沿时输出变化 t t t t t CP J K Q Qm 2 3 4 5 1 题5.11 Q Q K J C J K CP 0 1 1 0 0 0 1 1 1 0 题5.12 1J 1K C1 J CLK K Q Q RD SD 解：由图知：为带异步置1和异步复位端（低电平有效）的主从JK触发器，下降沿触发有效，作图如下： CLK SD 0 1 1 1 0 0 J K 0 0 Q 可知Q=1 Qm 异步清零 RD 1 2 3 1 1 1 4 5 1 1 0 此处状态发生一次变化，以后不会再变！ 题5.14 C1 CLK Q Q 1 RD S 1D D1 D2 已知维持阻塞结构D触发器各输入端的电压波形如图所示，画出输出端Q、Q`对应的电压波形。 解：由图知：为带异步置1和异步复位端（低电平有效）的边沿D触发器，上升沿触发有效，作图如下： CLK RD 1 1 1 1 1 1 1 D1 D2 1 0 0 Q 可知Qn=0 Q 异步清零 题5.15 已知CMOS边沿触发方式JK触发器各输入端的电压波形如图所示，画出输出端Q、Q`对应的电压波形。 解：由图知：为带异步置1和异步复位端（高电平有效）的边沿JK触发器，上升沿触发有效，作图如下： 0 RD C1 1J Q Q J CP 1K K S R 注意：先判断触发器属于何种电路结构、何种逻辑功能，触发器动作特点如何；画波形时应有虚线对应 CLK RD 0 0 1 1 0 1 1 K 0 1 0 Q 可知Q=0 Q 异步清零 J 题5.18 做题方法： 根据图写出触发器输入端连接方程 代入触发器特性方程得出状态方程 根据状态方程作图 习题讲解(第六章) 重点内容 时序逻辑电路（定义、结构特点、信号和方程-驱动方程，状态方程，输出方程、分类-逻辑功能，触发特点，输出信号特点） 时序逻辑电路的分析方法（⑴从给定的逻辑图写出每个触发器的驱动方程(即触发器输入信号的逻辑函数式）；⑵把得到的驱动方程代入相应触发器的特性方程，得到每个触发器的状态方程；⑶根据逻辑图写出电路的输出方程；⑷找出它的逻辑功能。(列状态转移表,状态转换图,时序图)） 寄存器，移位寄存器(工作原理、74LS194A使用方法) 重点内容 计数器（定义-用于累计输入脉冲个数的电子电路、分类-触发特点、逻辑功能、编码方式、计数容量） 四位同步二进制（16进制）加法、减法、可逆计数器（工作原理，常用芯片:加法计数器（74LS161-异步置零，同步置数 、74LS163-同步置零，异步置数）、可逆计数器（74LS191-单时钟，异步置数、74LS193-双时钟异步置零，置数）） 同步十进制加法计数器（工作原理，常用芯片：加法计数器（74LS160-异步置零，同步置数）、可逆计数器（74LS190-单时钟，异步置数、74LS192-双时钟，异步置零，异步置数）） 异步二进制计数器（低位触发器的输出为高位触发器的时钟信号，各个触发器不是同步翻转的） 重点内容 任意进制计数器的构成方法（MN的情况-置零法和置数法（注意同步和异步置零、置数之间的差别；进位输出信号）） 任意进制计数器的构成方法（MN，可分解成两个因数相乘时，串行进位，并行进位；为素数时采用整体置零，整体置数） S0 S1 S2 S3 SM-2 SM SN-3 SM-1 SN-2 SN-1 N-M个状态 S0 Si Si+1 Si+2 Sj SN-3 Sj-1 SN-2 SN-1 N-M个状态 * 重点内容 时序逻辑电路的设计方法（步骤：1. 逻辑抽象，得出电路的状态转换图或状态转换表；2. 状态化简 （将等价状态合并）；3. 状态分配（状态编码），确定触发器数目n； 2n-1≤N ≤ 2n；4. 列状态表（画卡诺图并进行化简），求状态方程；5. 选定触发器类型，得驱动方程和输出方程。6. 根据得到的方程式画出逻辑图。7. 检查设计的电路能否自启动。） 状态方程：Q0*=D0=Q0Q`1Q2+Q1Q`2+Q`0Q`2Q`1 Q1*=Q0=D1 Q2*=Q1=D2 输出方程：Y=Q0Q`1Q`2 状态转换图： 000 001 010 101 110 111 011 Q2Q1Q0 /Y /0 /1 /0 /0 /0 /0 /0 100 /0 没有多余的状态，电路具有自启动功能 题6.4 驱动方程：J1=K1=1 J2=K2=A Q1 状态方程：Q1*=Q`1 Q2