数字电子技术--时序逻辑电路.pptVIP

第六章 时序逻辑电路 6.1 时序逻辑电路的特点和逻辑功能的描述 一、时序逻辑电路的特点 功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加 2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出 二、时序电路的一般结构形式与功能描述方法 可以用三个方程组来描述： 三、时序电路的分类 1. 同步时序电路与异步时序电路 同步：所有触发器都是在同一时钟操作下,状态转换是同步发生的 异步：不是所有的触发器都使用同一个时钟信号,因而在电路转换过程中触发器的翻转不是同步发生的 2. Mealy型和Moore型 Mealy型： Moore型： 6.2 时序电路的分析方法 分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。 一般步骤： ①根据给定的逻辑图写出存储电路中每个触发器输入端的逻辑函数式，得到电路的驱动方程。 ②将每个触发器的驱动方程代入它的特性方程，得到电路的状态方程。 ③从逻辑图写出输出方程。 ④为了能更加直观地显示电路的逻辑功能，还可以从方程式求出电路的状态转换表，画出电路的状态转换图或时序图。 例1：分析下列时序逻辑电路。 状态转换表 二、状态转换图 四、时序图 6.3 常用的时序逻辑电路 6.3.1 寄存器 ①用于存储二值信息代码，由N个触发器组成的寄存器能存储一组N位的二值代码。 ②只要求其中每个触发器可置1，置0。 例1： 74LS175 6.3.2 移位寄存器（代码在寄存器中左/右移动） 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下： 器件实例：74LS 194A，左/右移，并行输入，保持，异步置零等功能 6.3.3 计数器 用于计数、分频、定时、产生节拍脉冲等 分类： 按时钟分，同步、异步 按计数过程中数字增减分，加、减 …… 1. 异步计数器 异步二进制加法计数器 在末位+1时，从低位到高位逐位进 位方式工作。 原则：每1位从“1”变“0”时，向高位 发出进位，使高位翻转。 电路的状态按照状态转换图 循环工作。 1. 异步计数器 异步二进制减法计数器 2．同步计数器 （1）同步二进制计数器 器件实例：SN74163 同步置0 当控制信号X=1时，FF1～FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。 (2) 同步十进制计数器 ①加法计数器 基本原理：在同步十六进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。 器件实例：74SN160 异步置0 （3）任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。 N M 原理：计数循环过程中设法跳过N－M个状态。 具体方法：置零法 置数法 同步置零和异步置零法 例：将同步十六进制计数器74163→十二进制计数器 同步置0法，如双线所示，实现如下图所示 置数法例：将同步十进制计数器74160接成七进制计数器同步预置数（如实线箭头所示），进位输出信号C由S9状态译出，所以反向后作为 所需的低电平。 N M ①M=N1×N2 先用前面的方法分别接成N1和N2两个计数器。 N1和N2间的连接有两种方式： a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET） b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态 例：用74160接成一百进制 例：用两片74160接成一百进制计数器 ②M不可分解 采用整体置零和整体置数法： 先用两片接成 M’ M 的计数器 然后再采用置零或置数的方法 例：用74160接成二十九进制 例：用74160接成二十九进制 例 用74160组成48进制计数器。 6.4 同步时序逻辑电路的设计方法 6.4.1 简单同步时序逻辑电路的设计 设计的一般步骤 一、分析设计要求，找出电路应有的状态转换图或状态转换表 1. 确定输入/输出变量、电路状态数。 2. 定义输入/输出逻辑状态以及每个电路状态的含义，并将电路状态顺序进行编号。 3. 按设计要求实现的逻辑功能画出电路的状态转换图或列出状态转换表。 二、状态化简 若两个电路状态在相同的输入下有相同的输出，并转向同