程控交换II实验指导书.docVIP

目　　录 前言 - 3 - 实验一 系统电源组成 - 10 - 实验二 系统结构组成 - 12 - 实验三 系统控制模块实验 - 18 - 实验四　用户接口电路及2/4线变换实验 - 21 - 实验五 程控交换PCM编译码实验 - 29 - 实验六　信号音产生实验 - 36 - 实验七 DTMF译码实验 - 41 - 实验八 主叫识别(CID)实验 - 47 - 实验九 外线接口实验 - 55 - 实验十 时分交换实验 - 60 - 实验十一 PC话务监视实验 - 64 - 实验十二 基于PC参数设置实验 - 68 - 实验十三 PC软件管理实验 - 72 - 实验十四 四方会议实验 - 76 - 实验十五 程控交换原理综合实验 - 79 - 附录A - 81 - 附录B - 91 - 前 言 一、适用范围 程控交换实验系统是为了配合《程控数字交换与交换网》的教学而设计的实验装置，这套系统上除了完成理论验证实验外，还可以完成该课程设计、毕业设计，以及二次性开发。 本系统适合于各大学通信专业的专科生、本科生、研究生以及教师和相关的科研使用。 结构简介 系统结构图如图一所示。 程控交换实验系统采用模块化结构设计，主板实物结构图如下所示： 图二：主板实物结构图 1、 程控交换系统模块（系统控制板）： 它是整个系统的核心部分，主要由DSP芯片TMS320VC5402和XILINX的FPGA芯片XCV200PQ240（或ALTERA的FPGA：EP1C6Q240）构成，完成程控交换当中的交换、控制功能。 程控交换系统模块结构框图如图三所示。 DSP数字信号处理部分： 它由TMS320VC5402芯片、SRAM和FLASH构成微控制系统。完成信号的控制、FSK的编解码、DTMF信号的识别、计算机通信、EEPROM数据保存、铃音发生等多项功能。 板上S2开关用于设定DSP的工作方式和频率，外部晶振为12MHz，该系统DSP的标准工作频率是84MHz， 产品在出厂时已设定好，无需调整。在做二次开发时根据需要 进行调整，参看下表： MP/MC 工作模式选择 MD1 MD2 MD3 时钟 0 0 0 15倍 0 0 1 10倍 0 1 0 5倍 0 1 1 保留 1 0 0 2倍 1 0 1 1/4 1 1 0 1倍 1 1 1 1/2 表一：DSP时钟模式 板上具有DSP的JTAG接口，用于二次开发使用。 FPGA可编程逻辑器件部分 它由XILINX公司的FPGA（XCV200PQ240芯片、17V02 PROM（或18V02 PROM））或者ALTERA公司的FPGA（EP1C6Q240芯片、EPC2LC20）构成，PROM完成配置功能，FPGA在系统中完成时隙交换、空分交换、中继通信和DSP I/O扩展、LCD显示控制等多项功能。 板上SW-DIP8 8位拨码开关是选择FPGA配置方式的。J1-J5全为“1”是PROM自行加载配置，全为“0”是计算机配置，出厂时默认是PROM加载，做二次开发时才需改动，切换配置模式时必须将此5位都拨到同一端。 M0-M2选择配置模式，见下表： 配置方式 M0 M1 M2 上拉 Master-serial 0 0 0 NO Boundary-scan 1 0 1 NO SelectMAP 1 1 0 NO Slave-serial 1 1 1 NO Master-serial 1 0 0 YES Boundary-scan 0 0 1 YES SelectMAP 0 1 0 YES Slave-serial 0 1 1 YES 表二：FPGA配置模式表 出厂时M0-M2已配置好无需改动。 P4为FPGA配置接口，P1为FPGA Boundary-scan接口，P2为可擦除配置PROM Boundary-scan接口，以上接口均为二次开发时使用。 复位开关用于对FPGA的重配置和DSP的复位。 复位开关下面的LED-R（D5）亮（红色）表示FPGA配置失败，需要按下复位开关重新配置，LED-G（D6）亮（绿色）表示FPGA配置成功，进入运行状态。 复位开关上面的LED是电源指示灯（D4），灯亮说明供电正常。 电源稳压 完成对输入的＋5V电压转换成系统工作所需的其他电压组合：＋1.8V、＋2.5V、＋3.3V。 UART1、UART2 UART1是DSP的串口，在本系统中暂时不使用。 UART2是用FPGA来实现的串口，在本系统中用此口来完成