SOPC第一二三章讲义.ppt

3.8.2 存储器测试 指南——对于RAM，推荐使用某种方式的BIST（内建自测试），因为这样可以提供一种快速易控制的测试方法。然而，一些BIST方法并不足以测试存储器的数据保持力。 3.8.3 微处理器测试 指南——使用影子寄存器实现嵌入式处理器的全扫描测试。如下图所示，就是影子寄存器实现全扫描测试逻辑的电路图。 3.8.4 其他核 指南——对于其他种类的核测试，最好选择就是全扫描技术。全扫描可以用非常少的设计投入，获得非常高的测试覆盖率。芯片级测试控制器需要管理：多少个扫描链同时工作？如何把它们连接到芯片级的I/O管脚上？ 3.8.5 逻辑BIST 逻辑BIST是一种不同于全扫描的测试方法。全扫描必须把它的扫描链集成到芯片的整个扫描链当中，而逻辑BIST使用LFSR（线性反馈移位寄存器）来产生局部的测试向量。用信号识别电路检查扫描测试的结果，以验证电路工作的正确性。 逻辑BIST的优点是：所有测试向量的产生和检查都能在核的内部完成。他可以为核提供更高的安全性和可靠性。逻辑BIST减少了为测试而对存储器进行扫描的需求，允许以大多数测试器达不到的时钟频率进行测试。逻辑BIST需要 进行额外设计，并且测试向量产生器和检查器需要占用一些芯片面积。工具可以自动将这些工作完成。 3.9 可重用的必要条件 3.9.1 库 高质量标准单元库的要求： 1.库应该以全套方式提供，包括综合的物理的、功耗的信息。 2.库信息提供的硬件参数必须是可靠的，以便设计团队对他们设计的时序和功耗有高可信度的估计。 3.工艺库应该非常准确，预综合和时序分析时的线负载模型是可靠的。 4.库中不应该包含任何动态单元。 5.工艺库应该包括一套存储器编译器 6.工艺库应该提供对门控时钟支持的特殊单元 3.9.1 库 指南——库中的单元名称应该统一。在使用多个硬核设计时，还有一些问题，就是在物理验证时，DRC和LVS应该采用什么样的验证规则。硬核供应商应该将这些特的别的DRC和LVS规则，作为IP的一部分提供给使用者。 3.9.2 物理设计规则 在大型设计中常见的问题是，集成中的几个硬核IP具有不同的来源。例如，一个设计小组使用的处理器来自于计算机部分，使用的DSP来自于无线部分。如果这些模块使用了不同的物理设计规则，使用了不同的DRC检查规则，那么将在芯片级的物理验证中产生大问题。设计团队将很难找到一种两个模块都合适的物理设计方法。 对于给定的工艺条件，我们强烈建议，开发出标准的DRC和LVS检测规则。这些规则应该被所有的设计团队使用，那么 在物理级交换或集成硬IP时，就不会出现不必要的麻烦了 3.4可验证设计：验证策略 设计中的主要问题：时序收敛和验证 验证的目的：为了确保验证过的模块或芯片，具有100%的功能正确性。实际上很少能达到或几乎达不到100%。 最好的验证策略是自底向上的验证。 芯片级的主要验证任务是测试核之间的互连性。 3.4可验证设计：验证策略 规则——在挑选核和设计之前，必须已经开发出系统级的验证策略，形成文档。挑选或设计了不能提供系统级验证的核，可能导致在SoC设计中不能完全保证时序正确。 规则——在芯片的核设计和主要模块设计之前，核级的验证策略必须开发并形成文档。验证策略应该基于自底向上的验证。清晰的目标、测试平台创建方法等，都应该已经定义。 3.5系统内部互连和片上总线 早期可重用设计中，使用各种不同类型总线是主要问题。 解决方案：使用标准总线。 采用第三方处理器和总线可以得到丰富的外设并且容易连接、功能正确。导致越来越多的团队采用同样的方法设计，因此产生很多事实上的标准，最成功的标准来自ARM、MIPS和IBM。 3.5系统内部互连和片上总线 无线通信市场，ARM成为主要标准 处理器，MIPS成为主要标准 IBM的PowerPC也成为了标准 片上处理器自然涉及片上互连。ARM处理器和ARM的AMBA总线一起工作。许多来自ARM或第三方外设都支持这种总线结构。MIPS有自己的EC总线；IBM开发自己的CoreConnect总线和大量支持该总线的IP。但是CoreConnect只支持IBM用户。 3.5系统内部互连和片上总线 举例：第三方AGP核的 集成 3.5.1 基本的接口问题 该设计采用AMBA总线， 使用不同层次的总线可以 减少功耗，同时满足系统 中不同模块对带宽的需求。 3.5.1基本的接口问题 IBM的CoreConnect总线，在概念上类似于AMBA，但是支持某些带有PLB(处理器 局部总线)、OPB(片上外 设总线)和DCR(设备控制 寄存器总线)等更复杂协 议的模块。 在非常高性能的设计中， 有可能需要采用分层的 总线结构，以满足带宽 的需要。 3.5.2 三态和多选总线 当总线结构从板上迁移到片上