第2章TMS320C55x的硬件结构精选.pptVIP

2.1.4 程序流单元( P Unit ) 程序地址产生和程序控制逻辑 P单元内的寄存器 明晰什么是CPU寄存器？什么是存储器？ ① CPU寄存器位于CPU内部。 ② 每个CPU寄存器都有一个名字，而没有类似存储器的地址编号。 * 程序流寄存器 PC 程序计数器 RETA 返回地址寄存器 CFCT 控制流关系寄存器 块循环寄存器 BRC0，BRC1 块循环计数器0和1 BRS1 BRC1存储寄存器 RSA0，RSA1 块循环起始地址寄存器0和1 REA0，REA1 块循环结束地址寄存器0和1 * 单循环寄存器 RPTC 单循环计数器 CSR 经过计算的单循环寄存器 中断寄存器 IFR0， IFR1 中断标志寄存器0和1 IER0， IER1 中断使能寄存器0和1 DBIER0，DBIER1 调试中断使能寄存器0和1 状态寄存器 ST0_55- ST3_55 状态寄存器0-3 * * 图2-3 程序流单元结构图 2.1.5 地址数据流单元(A Unit ) 数据地址产生单元(DAGEN) A单元的算术逻辑单元(A-unit ALU) A单元的寄存器 数据页寄存器 DPH，DP 数据页寄存器 PDP 外设数据页寄存器 * 指针 CDPH，CDP 系数数据指针寄存器 SPH， SP，SSP 堆栈指针寄存器 XAR0-XAR7 辅助寄存器 循环缓冲寄存器 BK03，BK47，BKC 循环缓冲大小寄存器 BSA01， BSA23， BSA45， BSA67， BSAC 循环缓冲起始地址寄存器 暂时寄存器 T0-T3 * * 图2-4 地址数据流单元结构图 2.1.6 数据计算单元(D Unit ) 移位器 D单元的算术逻辑单元(D-unit ALU) 两个乘加单元(MAC) D单元寄存器 累加器 AC0-AC3，40位 变换寄存器 TRN0-TRN1 * * 图2-5 数据计算单元结构图 2.2 中断 * 1. 中断简介 中断是一种由硬件或软件驱动的信号，DSP在接到此信号时，将当前程序悬挂起来，转去执行另外一个任务，这个任务我们称为中断服务程序(ISR)。C55x DSP可支持32个ISR，可由硬件或软件触发。 所有的C55x中断，可以分成可屏蔽中断和不可屏蔽中断两种。软件中断是不可屏蔽的。RESET属于不可屏蔽中断。 2.2 中断 2. DSP处理中断的步骤 ① 接收中断请求。请求由软件或硬件发出。 ② 响应中断请求。对于可屏蔽中断，需要满足若干条件，才发生响应；而对于不可屏蔽中断，则立即响应。 ③ 准备执行中断服务程序。 -完成当前正在执行的指令；将进入流水线但还未解码的指令清除。 -自动保存若干寄存器的值到数据堆栈和系统堆栈。 * 2.2 中断 -取得用户定义的中断向量表中当前中断向量，中断向量指向中断服务程序入口。 ④ 执行中断服务程序。中断服务程序包含中断返回指令，这样返回时可以出栈以前保存的关键寄存器数据，从而恢复中断服务程序执行前的现场。 * 2.2 中断 3. 中断向量表 所有内部及外部中断向量相对位置和优先级如下表： * * 2.2 中断 中断向量位置的绝对地址由两个16-bit IVPD 和IVPH寄存器的值决定。 IPVD 指向DSP中断向量0?15 和24?31 IPVH 指向DSP中断向量16?23 向量与向量地址的形成如下表所示： * * 2.2 中断 每一个中断占用8字节。 如果IVPD和IVPH的值相同，则所有的中断会在同一个256字节的程序页里。DSP的硬件复位，给两个IVP都装入FFFFH。两个IVP都不受软件复位指令的影响。 * 2.2 中断 中断标志 当一个可屏蔽中断请求发给CPU时，CPU把IFR中的相应标志设置为1，表明中断被挂起或等待CPU的响应。通过读IFR来识别挂起中断，向IFR写入1来清除挂起中断。中断标志寄存器如下表所示。 * 2.2 中断 * 2.2 中断 注： R＝读访问 W1C＝写一个1到这个位引起CPU给这个位清零 -n=DSP硬件复位后的值 Reserved=对这个位写无效，读取操作这个位总是0 * 2.2 中断 5. 中断使能 可屏蔽中断全局禁止(INTM=1) 可屏蔽中断全局使能(INTM=0) INTM Interrupt mode bit * 2.