工艺部(PCB)设计流程资料.pptVIP

布线阶段 11) 电源地平面完整性规则 对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。为避免破坏平面层，做Fanout 时过孔间距至少保证能走一根信号线。 12) 电源地平面层重叠规则 不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地 布线阶段 3W规则 为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。 20H规则 由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边沿效应。解决的办法是将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地层边沿内；内缩100H则可以将98%的电场限制在内。 布线阶段 电气规则设置 1)BUS线要求定义拓扑结构，满足一定的长度要求； 2)有时序要求的信号线要定义好时序约束规则； 3)有时延或相对时延要求的信号线要求设置延迟规则； 4)有串扰控制要求的信号线，需要设置有串扰约束规则； 5)有差分要求的信号，需要设置有差分约束规则 6)对有阻抗要求的高速信号线，设置阻抗控制规则； 7)所有规则要求都已经过验证或满足明确要求（如阻抗理论值） 布线阶段 布线结束后，启动评审流程，请有关专家进行布线评审．按评审记录修改．输出各种文件 布线阶段 投板前需处理事项 投板流程上粘贴4个文件 PCB（*.brd）---PCB设计原文件 SCH（*.dsn）---对应PCB的原理图 GERBER加工文件(PCB加工文件、制板说明书、拼板示意图、SMT坐标文件） 装配文件（单板工艺文件） 布线阶段 自检活动 投板前设计者必须使用最新版本《PCB详细设计检视要素表》要素表进行自检， 并将自检出的问题进行正确处理，在处理过程中有不能单独确定的问题时应与相关人员沟通解决。 布线阶段 开短路问题检查 ２.原理、结构审核 课程主要内容 一、互连设计的基本概念与部门职能 1）什么是互连设计？ 2）互连设计的常见形式 二、互连设计中基本概念介绍 三、PCB设计规范的流程： 1）系统分析阶段 2）布局阶段 3）布线阶段 4）测试验证阶段 测试验证阶段 1.研发测试验证： 1) 硬件人员清楚信号质量异常的测试与示波器菜单设置间的配合关系。 2)硬件人员对异常的信号形式有全面和清楚的认识，对异常信号的异常指标有了解。 3)硬件人员对被测单板的原理电路的认识和了解，要求能够对信号进行分类，了解板上的关键器件、关键总线、关键信号的信号质量要求和相关时序参数。 2.验证： 1）中试验证 2）试产验证 本次课主要讲述了： PCB工程师的职能及其主要业务 设计中基本概念介绍 工艺部PCB工作流程 PCB设计规范的流程 总结 谢 谢！ any question？ Class is over！ * * * * * * 布局阶段 布局阶段 布局阶段 布局的基本原则四: 10)根据信号质量、EMC的要求，合理的确定布线层设置，完成电源地分割。 11 布完局后所有器件必须放置在PCB板内。 12) 布完局后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、背板和接插件的信号对应关系。 13 布完局后经工艺人员、EMC人员、热设计、结构、安规等人员确认无误，或走Trac流程评审意见修改后方可开始布线。 布局阶段 对于模拟小信号的要求: 就模拟信号而言本身就容易受到其他信号的干扰，一般要求远离干扰源，回流路径连续； 对于信号电流电压较小时，在布局布线方面更应该重点考虑。 设计原则：路径短采用带状线。 对于高速信号的要求: 假如信号的上升沿时间小于６倍的信号传输延时时，我们可视它为高速信号。这时我们必须用传输线的方法和手段来分析。高速信号的特点要求我们在设计中必须对关键的信号制定约束规则，由约束规则驱动布局布线。 布局阶段 差分线: 对于差分结构的网络，需要考虑： 差分阻抗（差分线的单线阻抗仅具有参考价值）。通过阻抗计算软件计算可得。 与其它网络的间距。为了减少差分线与其它信号的耦合作用，应使差分线对与其他信号线的距离大于差分线间距。 布局阶段 时钟线: 对于时钟线的网络需考虑 匹配方式和阻抗的选取 满足时钟信号时序（长