图论-中科院数学所.pptVIP

奔Ⅳ芯片结构图 2000年，0.18 μm工艺，4千2百万个晶体管 头发对最小特征尺寸为0.18μm的比较 Contact hole Line width Space ~90 mm Minimum IC feature size = 0.18 μm (180nm) 90 mm 0.18 mm = 500 Cross section of human hair 芯片中金属层（介质腐蚀后呈立交桥状） Metal Layers in a Chip 电路划分 布局 布线 原 理 图 输 入 芯片制造 版图验证 数据导出 芯片版图设计 三个主要部分： 电路划分、布图、布线 涉及大量图论问题 芯片版图设计 是大规模集成电路设计的关键一步，其结果会影响后续的布局、布线等过程。由于需要布局的电路太大，需要将整个电路划分成若干模块，要考虑模块的大小、模块间的连线等。 电路划分 是一个多约束、多目标的优化问题。它的理论抽象是图论中的点集划分（Vertex Partition）问题: 给定一个图G 及边集E(G)上的一个权函数w. 对正整数 k ≤ t，求点集V(G)的一个划分(A1, A2, ..., Am) 使得 k ≤ |Ai|≤ t，1≤ i≤ m，且∑ij w(Ai, Aj) 尽可能小。 电路划分 在完成电路划分之后，通过布局规划（floorplanning）把模块安置在芯片的适当位置上，并满足一定的要求，如面积最小、模块间的连线最短且容易布通等。 布 局 模块间的互连，且满足一定的要求，如减小连线总长度，减轻走线拥挤度，减少层间通孔数等。布线分为总体布线和详细布线。 布 线 最小斯坦纳树(Minimum Steiner Tree)问题： 给定一个赋权图G 及点集 V(G)的一个子集S，求G 中一个连结S 的所有点的最小权树。 S 中的点对应模块，通过添加斯坦纳点构造斯坦纳树，减小连线总长度。 总体布线 详细布线 在完成总体布线后，进行详细布线。可转 化为在图中找一组路连接指定点集且满足若干 条件，如要求每条边不能被太多路共同使用。 图的边对应于布线通道，也即要求该通道不能 太拥挤。 973项目：数学与其它领域交叉的若干专题 （2006.6-2010.12) 首席科学家：马志明 课题 ：大规模集成电路设计中的图论与代数方法 负责人：范更华 承担单位：福州大学 参加单位：北京大学、南开大学、山东大学 国家重点基础研究发展计划 第二轮973项目: 信息及相关领域若干重大需求 的应用数学研究(2011.1-2015.12) 首席科学家：马志明 课题 ：大规模集成电路物理设计中关键应用数学理论和方法 负责人：范更华 承担单位：福州大学 参加单位：北大、南开、山东大学、四川大学 国家重点基础研究发展计划 研究大规模集成电路设计中的电路划分、布图、布线等问题。以图论、组合优化、算法设计为主，为研制具有自主知识产权的大规模集成电路设计应用软件提供理论支持，提高我国在 EDA（Electronic Design Automation）工具研制这一领域的基础理论研究水平。 973课题概述 德国波恩(Bonn)大学离散数学研究所 Research Institute for Discrete Mathematics 自主开发了一套EDA工具—BonnTools（最小特征尺寸为90nm） 1987年开始与IBM合作，已有上千款IBM 芯片的设计用了BonnTools 2005年开始与Magma合作，现今 BonnTools已成为Magma产品的一部分 主要研究方向 l?? 图论与组合数学 l?? 大规模集成电路设计中的数学方法 l?? 优化理论与算法 研究平台 离散数学及其应用教育部重点实验室 福州大学离散数学研究中心 福州大学离散数学研究中心 中心网页： 整数流的一个例子 Tutte定理(1954年): 平面图可 k 着色当且仅当该图存在 k-流。 ◆ 四色问题等价于平面图的 4-流存在性。 整数流理论 整数流与数学其他领域的一些著名问题有关联: ?组合学: Lonely Runner 数论: Diophantine Approximation 几何学: View Obstruction 有限域线性空间: Additive Basis 整数流理论 孤独的跑步者 n 个人绕跑道以各自固有的速度跑步。他们在同一时间、同一起点起跑。是否存在某一时刻，某个跑步者 “远离” 其余跑步者？ 数学定量描述