数字时钟的电磁兼容设计.doc

数字时钟的电磁兼容设计 吕英华 于学萍 董玉祥 王雪松 北京邮电大学156信箱，邮编100876，E－mail：yhlu＠bupt.edu.cn 摘要:数字设备中的时钟电路是保证数字设备性能的关键部件，除了芯片质量之外，印制板的电磁兼容设计是保证时钟电路性能的关键技术，文章还提出了数字设备安全的分层模型。特别在因特网普及和飞速发展的今天，硬件的性能和软件性能共同决定了数字设备的好坏。本文简述了数字时钟电路的电磁兼容设计的基本原理和实用的设计方法。提出了数字设备安全的分层模型。 关键词：数字时钟电路、数字设备安全的分层模型、微带线、电磁辐射 随着计算机和计算机网络技术的发展，电子设备数字化已经成为近代电子设备发展的潮流。电子设备数字化使得电子设备的结构和设计方法都发生了很大的改变，软硬件结合、数字逻辑关系配合、联网工作性能、灵活的接口功能、智能化的操作能力等都成为数字化仪表的突出特点。其次，由于数字电路等同于高频电路，在进行印制板设计时产生了独特的电磁兼容问题。下面将针对数字设备的电磁兼容设计和时钟电路电磁兼容设计问题谈谈个人观点。 一、数字设备安全的分层模型 电子电路的抗干扰技术是电磁兼容技术的重要内容之一。九十年代以前，人们对电子设备的安全性和电磁兼容性的认识还仅仅局限于电子设备硬件和操作者自身的安全方面。九十年代以后，电子设备数字化步伐加快，计算机技术迅速向其他技术渗透，数字电子设备要求能够联网工作，因此，环境中除了电磁噪声源的影响之外，还增加了许多以网络和数字逻辑为平台以窃取信息和破坏数字设备工作软件为目的的威胁数字设备安全的危险，数字电子设备的工作环境的进一步恶化。人们对电子设备的安全性和电磁兼容性的认识有了很大的改变，在很大程度上把信息安全摆到了首位。为了实现信息安全和设备硬件安全，必须综合考虑软件和硬件功能，本文提出以下数字设备安全的分层模型。 图1：数字设备安全的分层模型 在模型中所有的逻辑层都建筑在全部物理层之上，任何物理子层的信息漏泄都可以导致逻辑子层的加密或认证失效。物理层的电磁兼容包含四个层面的电磁兼容设计，每个层面都有自己特定的电磁兼容设计方法，每个层面都有电磁辐射或电磁漏泄的防护设计和电磁敏感性设计。在逻辑子层安全设计中应当采用软件工程方法在研究软件的可靠性和逻辑正确性之外增加软件运行中的抗干扰能力的设计和软件运行中的生存性的设计。 严格地进行电子电路的电磁兼容设计常常成为一个新的电子系统或设备成败的关键，如果设备或系统建成之后才发现电子电路的电磁兼容设计问题，就必须推翻整个系统或设备设计就会浪费大量资金和人力。 二、数字时钟信号的基本频率特性 时钟信号是解读数字信息的基础，时钟信号应当是稳定的，具有标准彼形和严格的相位关系。时钟电路的电磁兼容设计主要是要保证在印制线条上传输的时钟信号不发生终端反射效应、基本上没有传输延迟、不对其他电路或器件造成串音干扰。 在进行时钟电路的电磁兼容设计之前，我们必须对时钟信号的频谱特性进行分析。时钟信号具有如下的标准波形。 图2时钟信号的标准彼形 这种等腰梯形的周期数字脉冲的付立叶展开有下面形式［1］， 式中，τ是数字脉冲宽度，tr是数字脉冲的上升时间，T是数字信号的重复周期，t0是等腰梯形的上顶长度。在上面展开式中，如果设f=n/T，则展开系数Cn在不同频段可以分别近似如下： 当f≤1/(πτ)时，可以近似为sin(πfτ)≈πfτ，同时有sin(πftr)≈πf tr，则有Cn≈2V0τ 当1/(πτ) ≤f≤1/(πtr)时，可以近似为sin(πfτ)≈1， sin(πftr)≈πf tr，则有Cn≈2V0/(πf) 当f≥1/(πtr)时，可以近似为sin(πfτ)≈1，1sin(πftr)≈1，则有 Cn≈2V0/(π2 f2tr2) 从上述简单分析知道，时钟信号的频谱特性可以分成三个区间，第一个区间是当f≤1/(πτ)时，其频谱幅值近似为常数Cn≈2V0τ。到f=1/(πτ)时，发生了转折，在这个转折点之后，也就是在第二个区间中，时钟信号的频谱幅值近似为Cn≈2V0/(πf)。这种情况持续到f=1/(πtr)时，发生了第二次转折，转折点之后，也就是在第三个区间中，时钟信号的频谱幅值近似为Cn≈2V0/(π2 f2tr2)。以上情况可以用图3来表述。 图3 时钟信号的频谱特性 从图3可以看出当我们考虑第一个转折点的十倍频点的频谱幅值时，在第二个区间中，时钟信号的频谱幅值近似为Cn≈2V0/(πf)，则十倍频谐波幅值将降低20分贝，在第三个区间中，时钟信号的频谱幅值近似为Cn≈2V0/(π2 f2tr2)，则十倍频谐波幅值将降低40分贝。对标准的两根印制线条