第6章存储器讲解.ppt

3． 8086CPU对存储器的读/写时序 CLK T1 T2 T3 T4 M/IO AD15~AD0 ALE RD BHE RDY A D 读时序 写时序 CLK T1 T2 T3 T4 M/IO ALE AD15~AD0 A D WR 6．4．2存储器与CPU连接时要考虑的问题 1．CPU总线的负载能力 ●一般情况下，CPU总线的直流负载能力可带动一个标准的TTL门。 6．4 存储器与CPU的连接 2．CPU的时序与存储器的存取速度之间的配合 ● 在选用存储器时，它的最大存取时间要小于CPU安排的读写周期。否则，要使CPU插入等待周期，才能保证读写数据的可靠传送。 ● CPU的信号电平多为TTL标准电平。当选用的存储器电平不相匹配时，必须用缓冲器进行电平转换。 3．存储器的电平信号与CPU的电平匹配 4．存储器的地址要合理分配 ●通常在微型机的主存中有RAM和ROM（EPROM）两部分。 5．控制信号的连接 ● CPU到存储器的控制信号，一般包括读写控制信号、片选信号、复位信号、刷新信号（对动态RAM）等，在常规情况下存储器可直接连接这些控制信号。 1.固定式端口地址译码 接口中只有一个端口时可采用门电路构成。 DB A10 CPU AB 1KB ROM CS 1KB RAM CS A0 ~ A9 D0 ~ D7 1 6．4．3 常用的译码电路 有多个端口时一般采用译码器电路构成，常见的译码器有74LS138、74LS154等。 74LS138译码器： 工作条件： G1=1，G2A=G2B=0。 工作原理： 将复合的输入信号变为枚举的输出信号。 A B C G2A G2B G1 Y7 — — — — — — — — — — — — — — Y0 Y1 Y2 Y3 Y4 Y5 Y6 74LS138 Y7 0 1 1 1 1 1 1 1 1 1 1 0 0 1 Y6 1 0 1 1 1 1 1 1 1 1 0 0 0 1 Y5 1 1 0 1 1 1 1 1 1 0 1 0 0 1 Y4 1 1 1 0 1 1 1 1 1 0 0 0 0 1 Y3 1 1 1 1 0 1 1 1 0 1 1 0 0 1 Y2 1 1 1 1 1 0 1 1 0 1 0 0 0 1 Y1 1 1 1 1 1 1 0 1 0 0 1 0 0 1 Y0 1 1 1 1 1 1 1 0 0 0 0 0 0 1 有效输出 Y7~Y0 C B A G2AG2B G1 真 值 表 Y0 Y7 A B C G2B G2A G1 15 14 13 12 11 10 9 7 1 2 3 4 5 6 74LS138 A5 A6 A7 A8 A9 DMACS(8237) INTRCS(8259) T/C CS(8253) PPICS(8255) WRTDMAPG ≥1 ≥1 WRTNMIREG IOW AEN 74LS138在PC机系统板端口译码的应用： 6.3 半导体只读存储器 6.3.1 掩膜式只读存储器ROM 6.3.2 可编程的只读存储器 6.3.3 可编程可擦除只读存储器 6.4 存储器与CPU的连接 6.4.1 存储器与CPU连接时问题 6.4.2 常用译码电路 6.4.3 存储器连接举例 存 储 器 第 6 章 6.1 概述 6.1.1存储系统的层次结构 6.1.2存储器的分类 6.1.3存储器的基本组成 6.1.4存储器的技术指标 6.2 半导体读写存储器 6.2.1静态RAM 6.2.2动态RAM 6.2.3存储器的工作时序 1、卡片和纸带 2、磁介质存储器 3、半导体存储器 4、光存储器、超导存储器和激光存储器 6．1．1 存储系统的层次结构 6．1 概述 3．虚拟存储技术 2．主存储器—高速缓冲存储器 高速缓冲存储器 1．主存储器—外存储器 CPU 主存储器 外存储器 存储器系统的层次结构图 ５．目前 PC 机的外存储器（简称“外存”）主要有软盘、硬盘、光盘和各种移动存储器。在下列有关 PC 机外存的叙述中，错误的是 ______ 。 （2006年春二级考试） Ａ．软盘因其容量小、存取速度慢、易损坏等原因，目前使用率