第6章时序逻辑电路4讲解.ppt

例： 分析时序逻辑电路的逻辑功能。写出它的驱动方程、状态方程和输出方程。FF1、FF2、FF3是主从结构的TTL触发器，下降沿动作，输入端悬空时和逻辑1状态等效。 2.将驱动方程代入特性方程中，得到状态方程： 一、状态转换表 用于描述时序电路状态转换全部过程的方法有：状态转换表（也称状态转换真值表）、状态转换图、状态机流程图和时序图。 二、状态转换图 四、时序图 状态转换表 以第2位触发器FF1为例分析： 一、同步二进制计数器 器件实例：4位同步二进制计数器74LS161 原理：多位二进制数做递减运算时，最低位，每减1一次都要翻转，其它位，若该位以下皆为0时，则该位翻转。 通过控制时钟端实现的双时钟可逆计数器:74LS193 ①加法计数器 基本原理：在四位二进制计数器基础上修改，如果从0000开始计数，当计到1001时，则下一个计数脉冲输入后，电路状态回到0000。 器件实例：同步十进制加计数器74160 ②减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。 ③同步十进制可逆计数器 与同步二进制可逆计数器基本原理一致，只是电路仅用到0000~1001的十个状态。 实例器件 单时钟：74LS190，芯片的引脚排列和功能与74LS191相同。 双时钟：74192 例：将十进制计数器74160接成六进制计数器 置数法： 置数法： a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的工作状态控制信号（如74160的EP和ET） 例：用74160接成一百进制 例：用74160接成一百进制 采用整体置零和整体置数法： 先将两片接成一个进制数 大于 M 的计数器 然后再采用整体置零或整体置数的方法 例：用74160接成二十九进制 例：用74160接成二十九进制 例：用74160接成二十九进制 例：用74160接成二十九进制 例：用74160接成二十九进制 例：用74160接成二十九进制 状态转换图 改进：能自启动的4位环形计数器 状态转换图 1、不能自启动 改进：能自启动的扭环形计数器 将状态“11” 代入状态方程和输出方程，求得： 需要某种进制的计数器，又没有现成产品时，需要通过外电路的不同连接，将已有的计数器芯片连成任意进制的计数器。 常见的集成计数器芯片主要有十进制、十六进制、12位二进制，14位二进制等。 三、 任意进制计数器的构成方法 ?如果计数器有异步置零端： 从SM状态译码出一个低电平信号，加到计数器的RD’输入端上，计数器马上被清零。电路共M+1个状态，其中的SM状态为过渡状态，稳定状态依然是M个。 现有：N进制计数器，需要：M进制计数器 1、 MN 设法跳过多余的N-M个状态。 ?如果计数器有同步置零端： 置零的低电平从SM-1状态译出，稳定状态共M个。 置零法： 置零法 计数 1 1 1 1 保持（C=0） 0 X 1 1 X 保持（包括C） 1 0 1 1 X 预置数（同步） X X 0 1 置 0（异步） X X X 0 X 工作状态 74160功能表 需要利用其中0000-0101六个状态 应从0110 下译出低电平送给RD’，0110为过渡状态 共出现7个状态，过渡状态用虚线表示 问题：0110 时输出的低电平将计数器内所有触发器同时置零，因此， 0110保持的时间很短，动作慢的触发器可能还没有复位，置零的低电平就已经消失了。 改进方法：将置零信号用SR锁存器保存。 S R 0 1 置零的低电平可持续时钟信号的一个高电平的时间。 同步置数方式：在Si状态下输入预置数的低电平，将电路的下一个状态置成Sj状态，中间跳过N-M个状态； 异步预置方式：增加过渡状态，在Si+1状态下输入置数信号。 置数法： 适用于有预置数功能的计数器，通过给计数器置入某个数的方法来跳过N-M个状态。 例：将十进制计数器74160接成六进制计数器 74160的LD’采用同步方式，因此在电路的0101状态下，译码出0送入LD’，同时令D3D2D1D0=0000，则下一个上升沿到达时，电路的状态将被置成0000。 例：将十进制计数器74160接成六进制计数器 74160的LD’采用同步方式，因此在电路的0101状态下，译码出0送入LD’，同时令D3D2D1D0=0000，则下一个上升沿到达时，电路的状态将被置成0000。 没用的1001，C失去作用 例：将十进制计数器74160接成六进制计数器 想办法将1001这个状态包含到电路有效状态中去： 在0100状态下译出0送入LD’，并令D3D2D1D0=1001，则电路的下一个状态为1001，此时进位C输出为1，电路的有