(VHDL实验报告)模值计数器、分频器的设计【DOC精选】.docVIP

电子科技大学成都学院学院 标 准 实 验 报 告 （实验）课程名称 数字电路EDA设计与应用 姓名 乱弹的枇杷 学号 1240830 专业 电气工程及其自动化 指导教师 实验名称 模值12计数器，分频器设计 实验目的 1、了解二进制计数器的工作原理。 2、时钟在编程过程中的作用。 3、学习数控分频器的设计、分析和测试方法。 4、了解和掌握分频电路实现的方法。 5、掌握EDA技术的层次化设计方法。 图形设计方法 二、实验目的 实验原理 （1）二进制计数器中应用最多、功能最全的计数器之一，含异步清零和同步使能的 加法计数器的具体工作过程如下： 在时钟上升沿的情况下，检测使能端是否允许计数，如果允许计数（定义 使能端高电平有效）则开始计数，否则一直检测使能端信号。在计数过程中再 检测复位信号是否有效（低电平有效），当复位信号起作用时，使计数值清零， 继续进行检测和计数。其工作时序如下图 所示： （2）数控分频器的功能就是当输入端给定不同的输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器来设计完成的，方法是将计数溢出位与预置数加载输入信号相接得到。 实验内容 （1）“模值12计数器的设计”的实验要求完成的任务是在时钟信号的作用下，通过使能端和复位信号来完成加法计数器的计数。实验中时钟信号使用数字时钟源模块的 1HZ信号，用一位拨动开关K1表示使能端信号，用复位开关S1表示复位信号，用LED模块的LED1～LED4来表示计数的二进制结果。实验 LED亮表示对应的位为‘1’，LED灭表示对应的位为‘0’。通过输入不同的值模拟计数器的工作时序，观察计数的结果。实验箱中的拨动开关、与 FPGA 的接口电路，LED 灯与 FPGA 的接口电路以及拨动开关、LED 与 FPGA 的管脚连接在实验一中都做了详细说明，这里不在赘述。 数字时钟信号模块的电路原理如下图 所示， 其时钟输出与 FPGA 的管脚连接表如下图所示： 信号名称 对应 FPGA 管脚名 说明 DIGITAL-CLK C13 数字时钟信号送至 FPGA 的 C13 按键开关模块的电路原理如下图所示： 按键开关的输出与 FPGA 的管脚连接表如下图所示： 信号名称 对应 FPGA 管脚名 说明 S1 P25 S1 信号输出至 FPGA 的 P25 S2 P26 S2 信号输出至 FPGA 的 P26 S3 N25 S3 信号输出至 FPGA 的 N25 S4 N26 S4 信号输出至 FPGA 的 N26 S5 H6 S5 信号输出至 FPGA 的 H6 S6 G6 S6 信号输出至 FPGA 的 G6 S7 G5 S7 信号输出至 FPGA 的 G5 S8 F6 S8 信号输出至 FPGA 的 F6 （2）“分频器设计”本实验要求完成的任务是在时钟信号的作用下，通过输入八位的拨动开关输入不同的数据，改变分频比，使输出端口输出不同频率的时钟信号，过到数控分频的效果。在实验中时，数字时钟选择 1KHZ 作为输入的时钟信号(频率过高观 察不到 LED 的闪烁快慢),用八个拨动开关做为数据的输入，当八个拨动开关置为一个二进制数时，在输出端口输出对应频率的时钟信号，用户可以用示波器接信号输出模块观察频率的变化。也可以使输出端口接 LED 灯来观察频率的变化。在此实验中我们把输入接入 LED 灯模块。实验箱中的拨动开关、LED 与 FPGA 的接口电路，以及拨动开关、LED 与 FPGA 的管脚连接在实验一中都做了详细说明，这里不在赘述。 实验步骤 （一）模值12计数器的设计 1、建立工程文件 1）运行QUARTUSII 软件。 2）选择软件中的菜单 FileNew Project Wizard，新建一个工程。 3）点击NEXT进入工作目录，设定工程名和实体名。 4）点击NEXT，进入下一设定对话框，（本次实验选用Cyclone II系列芯片EP2C35F672C8），在对话框的左上方的 Family 下拉菜单中选取 CycloneII，在中间右边的Pin count下拉菜单中选取672，在 Speed grade 下拉菜单中选取 8，在左下方的 Available devices 框中选取 EP2C35F672C8。点击 NEXT 完成器件的选取，进入 ED