微机原理第2章 8086系统结构1.1.pptVIP

* */52 CPU在每个时钟周期的上升沿采样HOLD，如果允许让出总线，就在当前总线周期完成时(T4状态)，从HLDA引脚发出一个回答信号，对HOLD请求发出响应。同时，CPU使地址/数据总线和有关控制信号线进入高阻状态(第三态)——放弃总线控制权。 另一方面，总线请求部件(如DMAC)收到有效HLDA信号后，就获得了总线控制权。在此期间，HOLD和HLDA都保持高电平，在总线占有部件(当前总线主)用完总线之后，将把HOLD信号变为低电平，表示现在放弃对总线的占用。 CPU收到低电平的HOLD之后，它将HLDA变为低电平。从此，CPU又获得了总线控制权。 模式与总线控制引脚 赞橱言梦派数皑怔暗亥玛翰共蓖向措殉定陈京察其氏镭拖镑韩弓旷溯蘑诉微机原理第2章 8086系统结构1.1微机原理第2章 8086系统结构1.1 * */52 CPU（8086）的引脚信号和工作模式 最小模式和最大模式 最小模式，也称“单处理器系统”，即在系统中只有一个8086处理器，全部的系统总线信号均由8086直接产生。总线控制逻辑减到最少，故称最小模式。 最大模式，也称“多处理器系统”，即系统中包含两个或多个处理器，其中一个为主处理器（8086），其他的处理器为“协处理器”（CO－Processor）。通常，和8086配合使用的协处理器有两个：一个是数值运算协处理器8087，一个是输入/输出协处理器8089。 两种工作模式选择不是由程序控制的，而是由硬件设定的。CPU的引脚 MN/MX端接高电平＋5V时，构成最小模式，接低电平时构成最大模式。 简淀责肄冶总冈喷问徒页逆芝瞬抒扦傣侩举缩让勃醋择绝缨荒蝎狡因多桩微机原理第2章 8086系统结构1.1微机原理第2章 8086系统结构1.1 * */52 CPU（8086）的引脚信号和工作模式 曲平垫堪物宋渡饶碉墟研五椿聋晚往旷冒摆疼陪际司主挝涂曳僵奉夫蝗龙微机原理第2章 8086系统结构1.1微机原理第2章 8086系统结构1.1 * */52 CPU的操作和时序 指令周期（Instruction Cycle）：执行一条指令所需的时间称为指令周期。一个指令周期由几个总线周期组成。 总线周期（Bus Cycle）：BIU完成一次访问存储器或I/O端口操作所需的时间。一个总线周期至少包含4个时钟周期（T1-T4）。 时钟周期（Clock Cycle）：CPU的时钟频率的倒数，也称T状态。 总线周期 总线周期 总线周期 指令周期 M1(Machine Cycle) (取指） M2(读存储器) M3(写存储器) 时钟周期(T状态) 存锤仗狙党番肪标家犯城朝魄植里浆宦禁搞准吹忿贝郁锨砰共裔竖搜谋臣微机原理第2章 8086系统结构1.1微机原理第2章 8086系统结构1.1 * */52 CPU的操作和时序 8086的主要操作时序： 系统的复位和启动 最小模式下的总线操作（读／写／空操作） 最小模式下的总线保持 最大模式下的总线操作 最大模式下的总线请求／允许 咬扬吱期朋瘩干疵抹俊徽萤棉己巴喧吊宵茎凿样沽并露芽叭烯敖风揪谓千微机原理第2章 8086系统结构1.1微机原理第2章 8086系统结构1.1 * */52 CPU的操作和时序 系统的复位和启动 复位时各内部寄存器的值参见教材P50表2-13 CLK 不作用状态 浮空 三态门 输出信号 内部RESET RESET输入 潮涂僧疤多读接蓖法菱履钉游馅藤赵警后划氢加邯赞州腆滇殷肉搬蜡九沃微机原理第2章 8086系统结构1.1微机原理第2章 8086系统结构1.1 * */52 CPU的操作和时序 最小模式下的总线操作（读总线周期） T1 T2 T3 Tw T4 M/IO READY CLK 地址 状态输出 地址 数据输入 A19/S6-A16/S3 BHE/S7 AD15-AD0 ALE RD DT/R DEN 哇妆函伐面亏处锤漠宇鹿送谱屹淌进镶窘赎空栓番绵曲票傻鸣惩昭舍蛔鸡微机原理第2章 8086系统结构1.1微机原理第2章 8086系统结构1.1 * */52 CPU的操作和时序 浪等祟擎卫磁舱最镑痹鞋溜弱井垛滑苇胎暖烘酋怜秀琅盆寺砰够熬须率千微机原理第2章 8086系统结构1.1微机原理第2章 8086系统结构1.1 * */52 CPU的操作和时序 总线空操作 只有在CPU和存储器或I/O端口交换数据时,CPU才执行总线周期,否则就进入了总线空闲周期 Ti。 但此时CPU内部操作仍在进行。如 ALU执行运算，内部寄存器之间数据传输等。 总线空操作是总线接口部件BIU对总线执行部件EU的等待。 猖渗养金式嘱驶磅名绕镑驱邮钡酵函寄愁参瀑里潭欣儒荐夹胁伯擂逼