第九章多处理机.pptVIP

第九章 多处理机 第九章 多处理机 前几章讨论了如何加快单指令流执行速度的方法。尽管只有一个程序在执行，但前面讨论的各种技术已涉及了开发指令流内部或一条指令内部的并发性问题。本章讨论多处理机——由若干台独立的处理机组成的系统。由于器件本身限制了任何单处理机的速度最高不能超过某个上界值，欲超越这个值就需要研究多处理机系统。 本章的中心议题是多处理机的结构和性能。将介绍把多台处理机组成高并行度系统的有关技术，并分析这类系统的瓶颈和改进性能的方法。 9.1 多处理机结构 9.2 多处理机的Cache一致性 9.3 机群系统 9.1 多处理机结构 一、多处理机结构 多处理机系统——由若干台独立的处理机组成，利用多台处理机并发地执行同一个作业。 1．共享存储器的多处理机结构 （结构如下图所示）图中存储器和I/O设备是独立的子系统，为所有处理机共享。 9.1 多处理机结构 2．分布存储型多处理机结构 （松耦合的多处理机结构如下图所示）图中每台处理机有自己的存储器和1／O设备。 9.1 多处理机结构 二、多处理机区别于并行处理机（SIMD计算机）的主要特点： （1）它有多个控制器，至少有多个指令部件，用以对各个PE实现单独的控制，而又相互协调配合。 （2）多处理机的外围设备要能够被多个PE分别调用，因而要通过互连网络转接，而不像并行处理机的外围设备那样统一访问主存储器进行程序和数组的有规则的传送。 （3）并行处理机由于主要完成数组向量运算，它的PE和MM之间的数据交往是比较有规则的，存储器访问的地址变换功能不必要求太高，因而互连网络的作用主要放在数据对准上，可以做得比较简单。但是，多处理机由于互连网络必须满足各个PE随机地访问主存储器的要求，所以，连接模式、频带和路径选择等问题都要复杂 9.1 多处理机结构 得多。 （4）多处理机属任务级并行。 （5）多处理机的处理单元数一般不多。 三、多处理机的特点 属于MIMD计算机。 1．结构灵活性 并行处理机是针对数组、向量处理而设计的。而多处理机不限于数组向量的处理，而是力图把能并行处理的任务、数组，以至标量都进行并行处理。 2．程序并行性的识别 并行处理机实现操作一级的并行，其并行性存在于 9.1 多处理机结构 指令内部，一条指令可以同时对整个数组进行处理，再加上系统具有的专用性特点，就使程序并行性的识别较易实现。但在多处理机中，因为不限于解决数组向量处理问题，并行性存在于指令外部，即表现在多个任务之间，再加上系统通用性的要求，就使程序并行性的识别难度较大。因此，它必须利用多种途径，如算法、程序语言、编译、操作系统、以至指令、硬件等，尽量挖掘各种潜在的并行性，而且主要的任务不能放在程序员肩上。 3．并行任务的派生 并行处理机依靠单指令流对多数据流实现并行操作，这种并行操作是通过各条单独的指令加以反映和控制的，这样由指令本身就可以启动多个处理部件并行 9.1 多处理机结构 工作。但多处理机是处于多指令流操作方式，一个程序当中就存在多个并发的程序段，需要专门的指令来表示它们的并发关系以控制它们的并发执行，以便一个任务开始被执行时就能派生出可与它并行执行的另一些任务。这个过程称为并行任务派生。派生的并行任务数目是随程序和程序流程的不同而变化着的，并不需要多处理机系统用固定数目的处理机加屏蔽的方法来满足其执行的需要。多处理机执行这些并行任务，不必浪费多余的处理机，需要多少就分配多少，如果不够，那些暂时不能分配到空闲处理机的任务就进入排队器，处于等待状态。这样就使多处理机有可能达到较高的效率。这是它较之并行处理机具有的潜在优点。 4．进程同步 9.1 多处理机结构 并行处理机实现操作级的并行，所有处于活动状态的处理单元同时执行共同的指令操作，受同一个控制器控制，工作自然是同步的。但多处理机所实现的是指令、任务、程序级的并行。一般说，在同一时刻，不同的处理机执行着不同的指令。由于执行时间互不相等，故它们的工作进度不会也不必保持相同。并行任务被派生以后，要根据分配到空闲处理机的先后次序陆续投入运行，因而开始执行的时刻也不可能一致。在多处理机中，要区分进程之间的多种不同的依赖关系。如果并发进程之间有数据交往或控制依赖，那么，执行过程中有的进程就要中途停下来进入等待状态，直到它所依赖的执行条件满足为止。这就要求多处理机采取特殊的同步措施，才能使并发进程之间保持程序所要求的正确顺序。 9.1 多处理机结构 5．资源分配和进程调度 并行处理机主要执行数组向量运算，处理单元数目是固定的，且受同一控制器的控制，这是程序员编写程序的基本出发点。程序员只能利用屏蔽手段来设置部分处理单元为不活动状态，以改变实际参加操作的处理单元数目。但多处理