触发器和时序逻辑电路.pptx

第21章 触发器和时序逻辑电路 21.1 双稳态触发器 21.2 寄存器 21.3 计数器 21.4 555定时器及其应用 21.5 应用举例 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。 时序逻辑电路的特点： 双稳态触发器是构成时序电路的基本逻辑单元。 21.1 双稳态触发器 特点： 1. 有两个稳定状态“0”态和“1”态； 2. 能根据输入信号将触发器置成“0”或“1”态； 3. 输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。 双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。 21.1.1 R－S 触发器 两互补输出端 1. 基本 R－S 触发器 两输入端 反馈线 触发器输出与输入的逻辑关系 设触发器原态为“1”态。 1 0 1 0 设原态为“0”态 1 1 0 触发器保持“0”态不变 复位端 0 设原态为“0”态 1 1 0 0 设原态为“1”态 0 0 1 触发器保持“1”态不变 置位端 1 设原态为“0”态 0 0 1 1 设原态为“1”态 0 0 1 触发器保持“1”态不变 1 1 0 若G1先翻转，则触发器为“0”态 “1”态 若先翻转 基本 R－S 触发器状态表 逻辑符号 2. 可控 RS 触发器 基本R-S触发器 导引电路 时钟脉冲 当CP=0时 0 R，S 输入状态 不起作用。 触发器状态不变 当 CP = 1 时 1 打开 触发器状态由R，S 输入状态决定。 打开 当 CP = 1 时 1 打开 (1) S=0, R=0 触发器状态由R，S 输入状态决定。 打开 1 1 0 (2) S = 0, R= 1 (3) S =1, R= 0 1 Q=1 Q=0 (4) S =1, R= 1 可控RS状态表 CP高电平时触发器状态由R、S确定 例：画出可控 R－S 触发器的输出波形 可控 R－S状态表 CP高电平时触发器状态由R、S确定 设：触发器的初始状态 Q = 0 存在问题： 时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。 克服办法：采用 JK 触发器或 D 触发器 例如： 21.1.2 主从JK触发器 1.电路结构 从触发器 主触发器 反馈线 2. 工作原理 主触发器打开 主触发器状态由J、K决定，接收信号并暂存。 从触发器封锁 从触发器状态保持不变。 CP CP 状态保持不变 从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。 从触发器打开 主触发器封锁 CP CP高电平时触发器接收信号并暂存 (即主触发器状态由 J、K决定，从触发器状态保持不变）。 要求CP高电平期间J、K的状态保持不变。 CP低电平时, 主触发器封锁, J、K不起作用 0 1 CP CP 分析JK触发器的逻辑功能 (1)J=1, K=1 设触发器原态为“0”态 主从状态一致 CP 设触发器原态为“1”态 为“0”状态 J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。 (1) J=1, K=1 CP (2) J=0，K=1 设触发器原态为“1”态 设触发器原态为“0”态 CP (3) J=1，K=0 设触发器原态为“0”态 设触发器原态为“1”态 CP (4) J=0，K=0 设触发器原态为“0”态 CP 结论： CP高电平时主触发器状态由J、K决定，从触发器状态不变。 3. JK触发器的逻辑功能 Qn 1 0 0 1 1 1 0 0 0 1 CP高电平时，主触发器状态由J、K决定，从触发器状态不变。 (保持功能) (置“0”功能) (置“1”功能) (计数功能) C下降沿触发翻转 例：JK 触发器工作波形 基本R-S触发器 导引电路 21.1.3 维持阻塞 D 触发器 1.电路结构 反馈线 21.1.3 维持阻塞 D 触发器 2.逻辑功能 （1）D = 0 1 0 当CP = 0时 0 当CP= 1时 1 封锁 在CP= 1期间，触发器保持“0”不变 21.1.3 维持阻塞 D 触发器 2.逻辑功能 （1）D = 1 0 1 当CP= 0时 1 当CP= 1时 1 封锁 在CP= 1期间，触发器保持“1”不变 封锁 上升沿触 发翻转 CP上升沿前接收信号，上降沿时触发器翻转，( 其Q的状