18组数字示波器.docVIP

数字示波器 参赛队编号 摘要：本系统基于等效采样原理，以单片机为控制核心，充分利用FPGA资源，实现了从10Hz到10MHz波形实时采样和输出，同时可对波形进行实时存储和连续显示；以实用数字示波器为参照， 实现了频率，峰峰值的显示，其频率测量误差0.1% ,电压测量误差3%；同时实现了最高200MSa/s的等效采样速率。 关键词：数字示波器；等效采样 方案设计与论证 1．采样方式 方案一：等效时间采样法。采用中高速模数转换器，对于频率较高的周期性信号采用等效时间采样的方法，即对每个周期仅采样一个点，经过若干个周期后就可对信号各个部分采样一遍。而这些点可以借助步进延迟方法均匀地分布于信号波形的不同位置。其中步进延迟是每一次采样比上一次样点的位置延迟△t时间。只要精确控制从触发获得采样的时间延迟，就能够准确地恢复出原始信号，如图1.2所示。 方案二：实时采样。实时采样是在信号存在期间对其采样，如图1.1所示。根据采样定理，采用速率必须高于信号最高频率分量的两倍。对于周期的正弦信号，一个周期内至少应该有两个采样点。为了配合高速模数转换器，必须用FPGA代替单片机准确的定时控制ADC的采样速率。以实现高速实时采样。 题目要求A/D实时采样率1MHz,输入信号范围10-10MHz,所以我们在50KHz以下时采用实时采样的方法；50KHz以上采用等效采样的方法。 2. 触发方式 方案一：采用外部硬件电路触发。其核心器件为比较器，当信号大于所设比较触发电平时，即产生一次触发。但专用IC比较器在低频段上升沿有较大毛刺，使触发很不稳，导致波形的晃动。 方案二：采用内部软件触发，通过软件设置触发电平，软件设置的施密特触发器参数容易修改，可以很好的抑制比较器产生的毛刺。当所采样值大于该触发电平时，产生一次触发。 由于方案二可排除硬件毛刺产生的干扰，触发和波形较稳定，且易实现触发电压的调整，故采用方案二。 3.频率的测量 方案一： 等精度测量法 在预定的闸门时间T0内，分别用计数器1和计数器2同时对被测信号fx和基准信号f0进行计数，设所得值为Nx和N0，则被测信号的频率为： fx＝（Nx/N0）*f0； 参考计数器的最高计数频率的限制，选取合适的基准信号频率和恰当的闸门开启时间，便可以在0.1Hz~16MHz的范围内使测频精度不变，即等精度测量。 方案二：测周法 即以待测信号为门限，用计数器记录在此门限内的高频标准时钟脉冲数，从而确定待测信号的频率。当选定高频时钟脉冲而被测信号频率较低时可以获得很高的精度，而被测信号频率过高时由于测量时间不够会有精度不够的问题，适用于号的测量。 图2.1 系统总体框图 制下显示系统状态 三、理论分析与计算 等效采样分析 等效采样是用低频时钟采高频信号的一种信号采集方法，设被测周期信号 f(t)的周期为T，若将f（t）的一个周期T以△t等分，则在采样时钟周期为Tc， 且Tc＝m×T＋△t（m为正整数）时，有f（kTc）＝f（m×k×T＋k×△t）＝f （k△t）,即在kTc时刻可实现对f（t）一个周期内的第k△t等分点的采集。显 然， 只要增大m，即使T很小（信号频率大）， 也可用比输入信号低得多的频 率实现较好的采样。按照这个理论，设此数字示波器扫描频率为fc 输入信号频 率为fi（一个周期内采样点数为fc/fi），计算可得采样时钟周期为 m×T+T/(fc/fi)，调整m的值，便可使采样时钟频率1MHZ。 同时，由于最 高输入频率为10MHZ，假设我们对10MHZ信号一个周期采样20个点，就可实现 题目要求的200MSa/s的等效采样率。但上面分析之△t必须=5ns，由于我们的 采样时钟是在FPGA内实现的，故FPGA至少要有频率=200MHZ的参考时钟。 2.垂直灵敏度和前端放大倍数的实现 垂直灵敏度和前端放大倍数成反比例关系，题目要求垂直灵敏度为1V/div，0.1V/div，发挥部分要求为0.002V/div，垂直刻度为8div，垂直分辨率为8级/div。对于不同的垂直灵敏度，示波器满度显示时输入信号的幅度为 由于ADC的输入电压的峰峰值Vp-p＝5V，因此需要通过程控放大器将输入电压调整到ADC的输入电压范围内。我们针对3个档位分别设计放大或者衰减电路，档位之间的切换使用继电器实现。 表3.1 垂直灵敏度量程 垂直灵敏度（V/div）1MSa/s,选用max114可满足条件。本设计中我们取水平分辨率20点/div。则对应的扫描时间SCAN和