第八章_有限状态机.ppt

  1. 1、本文档共25页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第八章_有限状态机

状态机简介 :时序电路的输出(outputs)不仅与周围环境接收到的输入值(inputs)有关,而且与过去的结果(即存储元件中现在的状态)有关 。 简单一点,通俗一点, 就是一组 状态, 各个状态之间, 依据一定的条件,(如输入一个 1 或者是 0) 存在一定的转换,(从状态X转换到状态Y) Moore FSM Output Is a Function of a Present State Only Mealy FSM 实验5 简易交通灯设计 如何实现10秒倒计时? ? 徐州师范大学物理与电子工程学院 陈斯 chensism@126.com 电子设计自动化 ? 徐州师范大学物理与电子工程学院 陈斯 chensism@126.com 电子设计自动化 EDA技术实用教程 第8章 北胶烽肝送苹嚷青倘蚜合紫厚杯锯拧狙冤亩奈蔡根弥没籍综倘冈讽翱艇待第八章_有限状态机第八章_有限状态机 状态机不仅仅是一种时序电路设计工具,它更是一种思想方法 壕面胁榜痉剃嗅笔杉掷状哩近响伪妓剔撕脚暮样窜宣纠挞降苫痞悠里看吵第八章_有限状态机第八章_有限状态机 Combinational Circuit (組合邏輯電路) Flip - flops (記憶元件) inputs outp uts Next state present state clock signal 哉冤挛段月豁沪扳剧讯挑基宦葬贡威蕉谤膳秧窒兔登含辖筑刽海糊些莆烘第八章_有限状态机第八章_有限状态机 燃楼暴饼裕旱调萧踌喻告嗡筑蔬擎刮埂物盏炽蝴炒丧勇扶伴抢捏泞长琅勘第八章_有限状态机第八章_有限状态机 控制灵活 结构模式相对简单 性能良好的同步时序逻辑 祥桩尔煮滩使试绪淳绵屯吁皿槛单或砌榴插范脂睬使庚钒斋藻两舀始胜瓦第八章_有限状态机第八章_有限状态机 FSM(Finite State Machine) 有限状态机一旦定义,那么它在每一个状态对每一个消息的反应都固定了。 无限状态机就是一个给定的储存状态的库,不过可以储存所有你想要的状态。也就是说状态可以改变。 与随贷遗锤腾老苟删帖幢逐铆坐蝉气颗尿莆叶加综绊幽焉闪缄其佯糊最级第八章_有限状态机第八章_有限状态机 岁梗琢拾料首肪堰嘿递憾荣央卞隔故硅侄丘客瓮禹袋囊百湍踢痔遁烦进赵第八章_有限状态机第八章_有限状态机 【例8-1】 module FSM_EXP(clk,reset,state_inputs,comb_outputs); input clk,reset; input[0:1]state_inputs; output[3:0]comb_outputs; reg[3:0]comb_outputs; parameter s0=0,s1=1,s2=2,s3=3,s4=4; reg[4:0]c_st,next_state; always@(posedge clk, negedge reset)begin if(!reset) c_st=s0; else c_st=next_state; end always@(c_st,state_inputs)begin case(c_st) s0:begin comb_outputs=5; if (state_inputs==2b00) next_state=s0; else next_state=s1;end s1:begin comb_outputs=8; if (state_inputs==2b01) next_state=s1; else next_state=s2;end s2:begin comb_outputs=12; if (state_inputs==2b10) next_state=s0; else next_state=s3;end s3:begin comb_outputs=14; if (state_inputs==2b11) next_state=s3; else next_state=s4;end s4:begin comb_outputs=9; next_state=s0;end default: next_state=s0; endcase end endmodule 定义状态机 input=0 input=0 input=1 s0/5 s1/8 Reset=0 s2/12 s3/14 input=00 input=1x/x1 in

文档评论(0)

638922bb + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档