乘法器的设计.doc

物理与电子工程学院 集成电路设计课程论文 题目：乘法器的研究 学生姓名：XXX 指导教师：XXX 201X年XX月XX日 乘法器 摘要：乘法器，其基础就是加法器结构，它已经是现代计算机中必不可少的一部分。乘法器的模型就是基于“移位和相加”的算法。本文讨论基本的阵列乘法器，以及产生部分积和最终求和。 关键词：全加器，半加器，阵列。 引言： 乘法运算非常耗费硬件面积并且速度很慢，许多计算问题解决的快慢受乘法器电路工作速度的约束，因此在现代高级的数字信号处理器和微处理器中都集成了硬件乘法单元。并且乘法器在当今数字信号处理以及其他诸多应用领域中起着十分重要的作用。随着科学技术的发展，许多研究人员已经开始试图设计一类拥有更高速率和低功耗，布局规律占用面积小，集成度高的乘法器。这样，就能让它们更加适用于高速率，低功耗的大规模集成电路的应用当中。通常的乘法计算方法是添加和位移的算法。在并行乘法器当中，相加的部分乘积的数量是主要的参数。它决定了乘法器的性能。为了减少相加的部分乘积的数量，修正的Booth算法是最常用的一类算法。但是，随着并行化的增多，大量的部分乘积和中间求和的增加，会导致运行速度的下降。不规则的结构会增加硅板的面积，并且由于路由复杂而导致中间连接过程的增多继而导致功耗的增大。另一方面串并行乘法器牺牲了运行速度来获得更好的性能和功耗。因此，选择一款并行或串行乘法器实际上取决于它的应用性质。 主体 1.1.1二进制乘法定义 考虑两个无符号二进制数X和Y，X为M位宽，Y为N位宽，将它们用下列二进制数形式表达 （1.1） （1.2） 其中和为0或者1，那么X和Y的乘法运算定义如下 Z=X×Y= =（）（）= （1.3） 我们先来看一下手工是如何进行二进制乘法运算的。如图1-1所示，被乘数与乘数的第一个 位相乘（实际为“与”操作）产生积，并且根据乘数相应位的位置对部分积进行左移（例如，被乘数与乘数的第0位相乘，则不移位；与第一位相乘，部分积左移1位，以此类推），最终将所有的部分积相加得到乘法运算的结果。M位被乘数与N位乘数相乘得到的乘积是M+N位的。 1.1.2部分积生成 部分积是由被乘数X与乘数的位进行“与”操作得到的，如图1-2所示部分积阵列中， = 101010 \* Arabic \* MERGEFORMAT 101010 被乘数 每行或者是被乘数，或者是全0。对部分积产 × = 1011 \* Arabic \* MERGEFORMAT 1011 乘数 生电路进行仔细优化，可以大大减少延时时间 和面积。我们注意到，在部分积阵列中有许多 = 101010 \* Arabic \* MERGEFORMAT 101010 全0的行，他对运算结果是没有影响的。如 = 101010 \* Arabic \* MERGEFORMAT 101010 部分积 果乘数位全为1，则所有部分积都存在并参与 = 000000 \* Arabic \* MERGEFORMAT 0 = 000000 \* Arabic \* MERGEFORMAT 0 = 000000 \* Arabic \* MERGEFORMAT 0 = 000000 \* Arabic \* MERGEFORMAT 0 = 000000 \* Arabic \* MERGEFORMAT 0 = 000000 \* Arabic \* MERGEFORMAT 0 运算；如果乘数位全为0，则一个部分积也不 + = 101010 \* Arabic \* MERGEFORMAT 101010 会产生。由此我们可以得到将部分积个数减 少到乘数位数的一半。 = 1110011110 \* Arabic \* MERGEFORMAT 1110011110 结果 图1-1 二进制乘法计算 图1-2