《电子电路CAD》【DOC精选】.docVIP

《电子电路CAD》课程实验报告 学生姓名： 所在班级： 指导教师： 记分及评价： 项目满分 30分 得 分 一、实验名称：数字电路仿真分析（4学时） 二、实验目的 （1）进一步熟悉利用Capture CIS仿真软件绘制电路原理图； （2）掌握利用PSpice A/D软件进行； （3）学习Probe窗口的简单设置。 三、任务及要求 【基本部分】 1、全加器的设计 图1 半加器电路 实验任务：在课堂所设计的一位半加器的基础上，用两个半加器设计一位全加器，分别用DIGCLOCK、STIMn、FILESTIMn和DIGSTIMn四类信号源进行仿真与分析。 2、四位加法计数器设计 图2 四位加法器电路 实验任务：调用如图2所示JK触发器等元件，完成四位加法器设计与仿真，其中时钟信号用DIGCLOCK信号源，复位信号用STIMn信号源（注意复位信号时钟源的设置）。 【发挥部分】 用Pspcie软件分析所示振荡器电路： （1）绘制电路原理图，其中激励信号源选择SOURCE库的STIM1； （2）将RESET激励信号源设置为：0s 1 100ns 0，进行仿真模拟，输出RESET、OUT、电容C1两端电压、电阻R1两端电压的波形。 图振荡器电路原理图 全加器原理图（FILESTIMn为激励源） STIMn激励源设置图 FILESTIMn激励源波形描述文件 DIGSTIMn激励源的结果波形图 根据波形图分析全加器电路特性 全加器，考虑了，来自低位的进位信号 （二）四位加法计数器设计 1、阐述用JK触发器设计异步加法器的原理 2、STIMn激励源的设置图 3、根据仿真波形图分析电路特性