基于VHDL语言实现数字电子钟的设计.docVIP

  • 24
  • 0
  • 约1.04万字
  • 约 13页
  • 2017-02-26 发布于湖北
  • 举报
实习 成 绩 评 定 表 评定项目 内 容 满 分 评 分 总 分 学习态度 学习认真,态度端正,遵守纪律 10 答疑和设计情况 认真查阅资料,勤学好问,提出的问题有一定的深度,分析解决问题的能力教强。 40 说明书 质量 设计方案正确、表达清楚;设计思路、实验(论证)方法科学合理;达到课程设计任务书规定的要求;图、表、文字表达准确规范,上交及时。 40 回答问题情况 回答问题准确,基本概念清楚,有理有据,有一定深度。 10 总成绩 采用等级评分标准,分为优、良、中、及格、不及格五个等级。 指导教师评语: 签 名: 年 月 日 基于VHDL语言实现数字电子钟的设计 [摘要]:VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE公布了VHDL的标准版本,IEEE-1076(简称87版)EDA公司相继推出了自己的VHDL设计环

文档评论(0)

1亿VIP精品文档

相关文档