存储系统机制.docVIP

存储系统机制 存储器?映射?Cache 存储系统机制?存储器就是用来存储信息的部件，存储器是嵌入式系统硬件中的重要组成部分。?设计嵌入式系统的存储器时需要考虑：是否需要扩展；?整个嵌入式系统的存储器是由片内和片外两部分组成。?为了解决速度和内存容量的问题，在系统中采用虚拟地址空间和高速缓存来提高内存的平均性能。?存储管理单元（MMU）进行地址转换，它在一个小的物理内存中提供相对较大的虚拟存储空间。?存储器部件的分类?按在系统中的地位分类：?（1）主存储器(Main Memory, 简称内存或主存)?（2）辅助存储器(Auxiliary Memory,Secondary Memory,简称辅存或外存)?按存储介质分类：?（1）磁存储器(Magnetic Memory)，?（2）半导体集成电路存储器(通常称为半导体存储器)，?（3）光存储器(Optical Memory)，?（4）激光光盘存储器(Laser Optical Disk)?按信息存取方式分类：?（1）随机存取存储器RAM?（2）只读存储器ROM?存储器的组织和结构?嵌入式存储器一般采用存储密度较大的存储器芯片，典型的嵌入式存储器系统由ROM、RAM、EPROM等组成。? 常用的存储器?随机存储器（RAM）?（1）静态随机存储器（SRAM）?（2）动态随机存储器（DRAM）?只读存储器（ROM），它在嵌入式系统中非常有用，因为许多代码或数据不随时间改变。?（1）工厂编程的只读存储器?（2）现场可编程只读存储器?存储器的性能?大容量、高速度、低价格是评价存储器性能的三个主要指标，也是存储体系设计的主要目标。?容量：Sw＝Wlm。其中W为存储体的字长(单位为位或字节)，l为单个存储体的字数，m为并行工作的存储体个数。?速度：m个存储体并行工作时，可达到的最大频率宽度为Bm＝Wm／TM 。其中TM是连续起动一个存储器所必要的时间间隔，TM＞TA。Bm是连续提供数据的速率。?价格：具有SM位的存储器，每位价格表示为c=C／Sm。其中C是总价格。?存储体系的组成?单体单字存储器?单体多字存储器?多体单字交叉存取存储器?多体多字交叉存取存储器?并行主存系统：能并行读出多个CPU字的单体多字和多体单字及多体多字的交叉存取系统。?存储体系的形式?存储层次结构的组成原则：? 每位价格从上往下依次减少。? 存储容量从上往下依次增加。? 存取速度从上往下依次减慢。? CPU的访问频度从上往下依次减少。? 总线协议?总线是CPU与存储器和设备通信的机制。?总线的一个主要作用是提供到存储器的接口。?大部分总线协议的基本构件是四周期握手协议 。? 总线读写?总线的基本操作是读和写。?Clock 提供总线组件各部分同步。?当总线读时，R/W’为1。当总线写时，R/W’为0。?Address是一个a位信号束，为访问提供地址。?Data是一个n位信号束，它可从CPU得到数据或向CPU传送数据。?Data ready’当数据束上值合法时发信号。? 总线的时序图?总线行为以时序图说明。?时序图表示总线上的信号如何随时间变化。? 直接内存访问（DMA）?多数情况下，数据的传输需要CPU的介入。?但是，有时候某些数据传输类型无须CPU加入。?直接存储器访问（DMA）是允许读写不由CPU控制的总线操作? 系统总线配置?一个微处理器系统可能含有多条总线。高速设备可连到高速总线上，低速设备连到别的总线上。?桥：使总线可以互连的逻辑电路。?高速总线通常要更昂贵的电路和连接器，可通过使用较慢、较便宜的总线来降低低速设备成本。?桥允许总线独立操作，在I/O操作中可提供某些并行性。?桥不仅是高速总线的受控器，而且是低速总线的主控器。?桥从高速总线上获取指令而将它们传到低速总线，它还将结果从低速总线传到高速总线上。?桥还可以作为两桥之间的协议翻译器。? ARM存储数据类型? 六种数据类型：?（1） 8位有符号和无符号字节。?（2）16位有符号和无符号半字。?（3）32位有符号和无符号字。?ARM指令都是32位的字，必须以字（4字节）为单位边界对齐。?Thumb指令是16位半字，必须以2字节位单位边界对齐。?在内部，所有ARM操作都是面向32位的操作数；只有数据传送指令支持较短的字节和半字的数据类型。当从存储器调入一个字节和半字时，根据指令对数据的操作类型，将其无符号0或有符号“符号位”扩展为32位，进而作为32位数据在内部进行处理。?ARM体系结构所支持的最大寻址空间为4GB（232字节）?ARM体系结构将存储器看作是从零地址开始的字节的线性