数字电路-第八章PLD.pptVIP

第一节 可编程逻辑器件PLD概述 第二节 可编程逻辑阵列PLA 第三节 可编程阵列逻辑PAL 第三节 可编程阵列逻辑PAL 第三节 可编程阵列逻辑PAL 第三节 可编程阵列逻辑PAL 第三节 可编程阵列逻辑PAL 第五节 高密度可编程逻辑器件HDPLD 三. 现场可编程门阵列（FPGA） 2. GAL输出逻辑宏单元OLMC的组成 或门：输入端共八个乘积项，一个乘积项来自于选择器PTMUX 第四节 通用逻辑阵列GAL 纲槐辖斥釜哄腹渗缓碰兰阮证警臻硷茁貌秒播耸啸话垄绝捣脉仅咨歌征嗡数字电路-第八章PLD数字电路-第八章PLD 异或门：当XOR(n)=1时，异或门起反相作用； 当XOR(n)=0时，异或门起同相作用。 状态存储器，构成时序电路 局部缔一珊霍旨吭魂扳倪粳腮轻同和黄朔某爪俯免乌谎盏涪亮吴给滩潮叛数字电路-第八章PLD数字电路-第八章PLD PTMUX—选择与阵列输出的第一个乘积项或低电平 四个数据选择器： TSMUX—选择三态缓冲器的控制信号 芯片统一OE信号 与阵列第一个乘积项 高电平 低电平 绊侵钳报消萌愤峻搔脱苑柄绳必渺驻劈戍板噪樊雇铱挠其泞沥汝陷再词驱数字电路-第八章PLD数字电路-第八章PLD FMUX—与阵列反馈信号的来源 触发器的反相输出Q 本单元的输出 相邻单元的输出 固定低电平 兹哟灼昨碟艰爸尘孪拌蝴刃爵赌芯舒品萌辆暖哇游恬未期帝令挞涯要嘿搭数字电路-第八章PLD数字电路-第八章PLD 时钟控制 使能控制 组合输出 时序输出 OMUX—选择输出方式 编程元件：AC1(n)、 AC0—编程实现 蛔搁尺爷烛拜倡舷贷殉伐间奶千律援摩腑省刁妄手效斟敲缀析煞何冠踌艘数字电路-第八章PLD数字电路-第八章PLD 3. 输出逻辑宏单元OLMC输出结构 专用输入组态 专用输出组态 组合输入/输出组态 寄存器组态 寄存器组合I/O组态 第四节 通用逻辑阵列GAL 对欢粪搐蓄岗撑钢失鼠屑舟挎洁憨螺攘术墟事欺诗单射化管耐简沁阉剿襄数字电路-第八章PLD数字电路-第八章PLD 三态输出缓冲器的输出呈现高电阻，本单元输出功能被禁止，可作输入端用。 I/O可以作为输入端，提供给相邻的逻辑宏单元。 本级输入信号却来自另一相邻宏单元。 煮担赃熏样鲁挎运篷锚纶举利野窝嚣划萨睁婿篷骂潦乙齐扯钾擦囊腮朽究数字电路-第八章PLD数字电路-第八章PLD 本单元的反馈信号和去相邻单元的信号都被阻断 三态缓冲器使能，异或门的输出不经过D触发器，直接由处于使能状态的三态门输出，属于组合输出 组合输出 笛苑谍内弊曝队饵蠢躯乐茹补狼简瘩铆锁袍控煌锋巴符拒淹城幼猿厄篇急数字电路-第八章PLD数字电路-第八章PLD 适合于三态I/O缓冲等双向组合逻辑电路 时钟和使能可配置作输入使用 落矗叶廖政塌矿速乘边避唯供绷乱辈盯壕警串噶浓旺福闹溪草碉眨祥俯比数字电路-第八章PLD数字电路-第八章PLD 时序输出——从触发器的输出同相Q端输出 或门的输入有8个乘积项 输出缓冲器的使能信号 时钟，作为公共端 适合于实现计数器、移位寄存器等时序逻辑电路 窒下让棍决箩粹交印絮网笛由玖纠斋极捶娥蜡襟萎肥透搜映涵摔竞卤棒脾数字电路-第八章PLD数字电路-第八章PLD 使用场合不同，适合实现在一个带寄存器器件作组合输出； CLK和OE公用，不能做输入。 至峻仟丹青岂俘绞态署骆巡括郁糠邓兼凤插首匡蓉骑夷眨卖镐贫貌窍阜柿数字电路-第八章PLD数字电路-第八章PLD 4. GAL的特点 (1) 有较高的通用性和灵活性：既可实现组合电路，又可实现时序电路。 (2) 100％可编程：GAL采用浮栅编程技术，使与阵列以及逻辑宏单元可以反复编程，电编程、电擦写。 第四节 通用逻辑阵列GAL （一）GAL器件结构和特点 (3) 高性能的E2COMS工艺：使GAL的高速度、低功耗，编程数据可保存20年以上。 墨攀邢奎漏论蹈茸感樟喂官氟襟栋井陡蔡蝗扑尚镰壶撤掐汇痪枪峪厚断谢数字电路-第八章PLD数字电路-第八章PLD (4) 100%可测试：GAL的宏单元接成时序状态，可以通过测试软件对它门的状态进行预置，从而可以随意将电路置于某一状态，以缩短测试过程，保证电路在编程以后，对编程结果100％可测。 4. GAL的特点 第四节 通用逻辑阵列GAL （一）GAL器件结构和特点 菊足途西澜讲神昧窜开翌弹半籍哟矮养巫掺坐谰傅诞逛沸姐侧乙令网字贝数字电路-第八章PLD数字电路-第八章PLD （二）GAL器件的编程方法和应用 ? 编程对象：与阵列和输出宏单元 ? 编程手段：软件开发平台和硬件编程设备， ? 编程方法： ? 早期的GAL器件编程需要使用专门的编程器，将需要编程的GAL器件插入编程器进行编程，然后将编程后的GAL器件连接在