第五章存储器.pptVIP

第五章 存储器 实验课时间 计算机的周三下午7.8节有课吗？ 本周六下午 9、11、12、14周三晚上 网络的周五下午7.8节有课吗？ 11周周六上午 8、10、12、14周五晚上 如果大家7.8没课，就6点开始上实验，到9:20下课 第五章 存储器 5.1 存储器分类 存储器分类 按存储介质，可分为半导体存储器、磁介质存储器和光存储器 按照存储器与CPU的耦合程度，可分为内存和外存 按存储器的读写功能，分为读写存储器（RWM：Read/Write Memory）和只读存储器（ROM：Read Only Memory) 按掉电后存储的信息可否永久保持，分为易失性（挥发性）存储器和非易失性（不挥发）存储器 存储器分类 按照数据存取的随机性，分为随机存取存储器、顺序存取存储器（如磁带存储器）和直接存取存储器（如磁盘 ） 按照半导体存储器的信息存储方法，分为静态存储器和动态存储器 按存储器的功能，分为系统存储器、显示存储器、控制存储器 一般把易失性半导体存储器统称为RAM，把非易失性半导体存储器都称为ROM 存储器的分类及选用 按 存 储 介 质 分 类 存储器分类 存储器分类 存储器分类 存储器分类 存储器分类 存储器分类 存储器分类 5.2 随机存取（可读可写）存储器 5.2 随机存取存储器 5.2 随机存取存储器 二、动态随机读写存储器DRAM 为减少MOS管数目,提高集成度和降低功耗,出现了动态RAM器件。 与上面介绍的静态RAM相似，动态RAM存储器器件内的基本存储电路也是按行和列组成矩阵的，基本区别在于存储电路不同。与静态RAM中信息的存储方式不同，动态RAM是利用MOS管栅源间的极间电容来存储信息的。当电容充有电荷时，称存储的信息为 1；电容上没有电荷时，称存储的信息为 0。由于电容上存储的电荷不能长时间保存，总会泄漏， 因此必须定时地给电容补充电荷，这称为“刷新”或“再生”。 随机存取存储器 动态RAM的刷新 一般刷新周期为2ms，采取一次刷新一行的方式，即每2ms刷新一行。 每次读写操作也进行了刷新，但是读写是随机的，不能保证2ms内每个单元都进行了读写操作，所以必须单独进行刷新操作。 动态RAM例子Intel 2164 64K×1 芯片2164A的容量为64K×1位，即片内共有64K（65536）个地址单元， 每个地址单元存放一位数据。需要16条地址线，地址线分为两部分：行地址与列地址。 采用分时技术将16位地址码分两次从8条地址引线上送入芯片内部，而在片内设置两个8位锁存器，分别称为行锁存器和列锁存器。16位地址码也分成行地址（低8位地址）和列地址（高8位地址），在两次输入后分别寄存在行锁存器内和列锁存器内 即地址分行、列地址输入，分别有行、列地址选通信号识别。 2164（64K*1） A0~A7为地址输入端。 DIN和DOUT 是芯片上的数据线。 RAS为行地址锁存信号。 CAS为列地址锁存信号。 WE为写允许信号。 注意 计算机中的内存由DRAM组成， 高速缓存用SRAM组成 四、高速缓冲存储器 DRAM存取时间为100~200ns，为了使CPU全速运行，可采用Cache技术，将经常访问的代码和数据存入由SRAM （存取时间为10~40ns）组成的高速缓存中，把不常用的数据保存在DRAM组成的大容量存储器中，这样使存储器系统的价格降低，同时又保证CPU接近零等待。 四、高速缓冲存储器 当CPU读取主存中的一个字时，便发出此字的内存地址给cache和主存。此时cache的控制逻辑依据地址判断此字当前是否在cache中；若是，则此字立即传送到CPU中；否则，则用主存读周期把此字从主存中读出送到CPU，同时将含有这个字的整个数据块从主存读出送到cache中。 Cache的数据与对应内存中的数据出现不同称为不一致，为了解决不一致，可以采用两种办法： （1）写直达法（write-through）。 （2）回写法（write-back）。 随机存取存储器 随机存取存储器 5.3 只读存储器 5.3 只读存储器 5.3 只读存储器 5.3 只读存储器 5.3 只读存储器 5.4 CPU与存储器的连接 5.4 CPU与存储器的连接 存储系统设计的 步骤 1、确定芯片个数=目的系统容量/提供芯片规格 2、确定扩展方法（字、位、字位） 3、芯片地址线、数据线、读写控制线的连接 4、芯片片选的连接 CPU与存储器的连接 CPU与存储器的连接 CPU与存储器的连接 CPU与存储器的连接 CPU与存储器的连接 扩展方法的总结 位