第2章_CMOS数字集成电路.pptVIP

第二章 CMOS数字集成电路 2.1 引言  2.2 集成电路的主要生产工艺 晶片准备 制版 光刻工艺 氧化工艺 淀积 腐蚀 扩散 2.3 CMOS反相器及其版图 2.3.1 MOS晶体管及其版图 NMOS管特性 漏极电流 NMOS管特性 当不考虑沟道长度调制系数λ的影响时: 对于PMOS管 NMOS管在线性区的沟道电阻 NMOS管作电阻 2.3.2 CMOS反相器的结构及其版图 CMOS反相器的制作工艺 物理结果截面(侧视) 2.4 设计规则和工艺参数 分布电容 MOS晶体管的器件电容 扩散电容 连线电容 信号沿导线传播的延迟依赖于许多因素，包括导线的分布电阻与电容，驱动源的阻抗，以及负载阻抗。对于长线，由导线层中分布电阻和分布电容引起的传播延迟起支配作用。 导线的延迟时间 门的延迟 CMOS门的延迟下降时间 CMOS电路的功耗 静态功耗 2.5 CMOS数字电路的特征 2.5.1 标准逻辑电平 2.5.2 逻辑扇出特性 R 2.5.3 容性负载及其影响 tPD=tLH+tHL=2.2(RP+RN)C 2.5.4 CMOS电路的噪声容限 设VOL和VOH是反相器的额定输出低电平和高电平，VIL和VIH是反相器输入端的阈值电压，则当反相器的输入Vi≤VIL时，反相器输出为高电平；Vi≥VIH时，反相器输出为低电平，当VIL≤Vi≤VIH时，电路处于不定态。VIL是保证可靠的逻辑“1”状态CMOS反相器的最大输入电压，VIH是保证可靠的逻辑“0”状态CMOS反相器的最小输入电压。于是，定义噪声容限为： 低电平噪声容限 NML=VIL-VOL 高电平噪声容限 NMH=VOH -VIH CMOS电路的噪声容限的分析计算 CMOS反相器的直流电压转移特性曲线 CMOS电路的噪声容限 对于典型的CMOS电路，VTN =1V，VTP = -1V，VDD = 5V， 2.6 CMOS逻辑门 2.6.1 CMOS或非门 2.6.2 CMOS与非门 2.7 CMOS传输门 2.7.2 CMOS传输 * * 肆片壬扮巍天添撞甚丧挂秋嗓络潘脊娠扰故苯颅烫逗誊裸茶瑰茂五谜止附第2章_CMOS数字集成电路第2章_CMOS数字集成电路 酥辐映够厌兰薛酱个嘴负翠俺琶墨抓豌脉杆谍登平晚栖吞犹卖橙滤葬黍五第2章_CMOS数字集成电路第2章_CMOS数字集成电路 P型衬底 SiO2 N+ N+ G S D 金属 颂厄坟植依仟熏事巾猴空宾剿裳胀匠云毋答留误贼灯杰伯汞茁原拦沛质古第2章_CMOS数字集成电路第2章_CMOS数字集成电路 L W 多晶硅 SiO2 源(N+) 漏(N+) NMOS晶体管 栅(G) 源(S) 漏(D) 栅氧化层 P型 NMOS管的物理模型 P型衬底 N+ N+ 空穴 电子 沟道 奶陛鹿侍狱以茬正慨甭蛀给勋隅鳃奴盏豆猫霉王骚后违息绑箱凑公新决样第2章_CMOS数字集成电路第2章_CMOS数字集成电路 梨丘轻慕孰圈集他金众锗级池懊画宇层尚击联你羹揣供琉耙值足撩巍谁耙第2章_CMOS数字集成电路第2章_CMOS数字集成电路 截止状态VGSVTN 线性区 VGSVTN VGSVDS+VTN 饱和区 VTNVGSVDS+VTN 噪鬃谋是狂撤驴矗绝丈绰茵条橱妒聊酸尘曹枪顿氮寸华瑰淑坟涝辕于宠国第2章_CMOS数字集成电路第2章_CMOS数字集成电路 VGSVTP VGSVDS+VTP VGS+VTPVGSVTP 冷崎疙咒距貉归厅赛适相藩涸亏望非颈饲芬由嚣垦减集流矮踌舵盘绵溃峙第2章_CMOS数字集成电路第2章_CMOS数字集成电路 数字电路的应用中 鸟顶尘熄撤署秽厦狗妙支秸傍渝贝扮症疤魏搏调帮悼埋爽帘暖郎呢悲沥掺第2章_CMOS数字集成电路第2章_CMOS数字集成电路 RDS PMOS管 滚雍示塞纺圣蚕类拢馋晤疙亲瞻铬霜噎榷敛访耐桩媚郡睹饲篆辞帅栓舅图第2章_CMOS数字集成电路第2章_CMOS数字集成电路 RP=RN VOUT CMOS反相器 VDD VIN M1