数字电路与逻辑设计第四章组合逻辑电路.pptVIP

假定采用与非门实现给定逻辑功能，可将F的最简表达式变换成“与非-与非”表达式： 相应的逻辑电路图： 设计包含无关条件的组合逻辑电路时，恰当地利用无关项进行函数化简，通常可使设计出来的电路更简单。 第四章 组合逻辑电路 暮枚核墩照龟谴碰为维拉萄廊涨陨庆笼牲呈杀平觉裤右厅吐百杜披酗溺尚数字电路与逻辑设计第四章组合逻辑电路数字电路与逻辑设计第四章组合逻辑电路 二 .多输出函数的组合逻辑电路设计 实际问题中，大量存在着由同一组输入变量产生多个输出函数的问题，实现这类问题的组合逻辑电路称为多输出函数的组合逻辑电路。 设计多输出函数的组合逻辑电路时，应该将多个输出函数当作一个整体考虑，而不应该将其截然分开。 多输出组合电路达到最简的关键是在函数化简时找出各输出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”，从而达到电路整体结构最简。 第四章 组合逻辑电路 秩桔普芽仑篇晤碘那塌硕橡懈连褥暑黍整炕织登允抱蠕熏吉册墟晌芯淬剔数字电路与逻辑设计第四章组合逻辑电路数字电路与逻辑设计第四章组合逻辑电路 例如： 第四章 组合逻辑电路 斟瘤影挤掠谢搅乡摄幌谜吸渤剪幂笔谈目摄燕惜梢友澜甩巳来睹炙意焉雾数字电路与逻辑设计第四章组合逻辑电路数字电路与逻辑设计第四章组合逻辑电路 解 全加器：能对两个1位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路。 全加器可用于实现两个n位数相加。如 可见，全加器有3个输入变量，2个输出函数！ An-1 An-2 ┅ Ai ┅ A1 A0 + Bn-1 Bn-2 ┅ Bi ┅ B1 B0 Ci Ci-1 (来自低位的进位输入) Si (本位和) （向高位的进位） 例 1 设计一个全加器（逻辑门自选）。 第四章 组合逻辑电路 妹迁淹戴于巳苑秤希溉舟跋钞颈椰衙碱币湛麓砧彭腻洛揪灶沽殷僵邹殆茬数字电路与逻辑设计第四章组合逻辑电路数字电路与逻辑设计第四章组合逻辑电路 设：被加数、加数及来自低位的“进位”分别用变量Ai、Bi及Ci-1表示，相加产生的“和”及“进位”用Si和Ci表示。 根据二进制加法运算法则可列出全加器的真值表如下表 所示。 输出函数表达式： Si( Ai，Bi，Ci-1) = ∑m(1,2,4,7)  Ci( Ai，Bi，Ci-1) = ∑m(3,5,6,7) 第四章 组合逻辑电路 Ai Bi Ci-1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Si Ci 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 侠川钢峭掐贸炒琢塑杏涪蝶之否介楚岁辈饶碾淌憾肄袭蹿跋狄砰矾揣挎店数字电路与逻辑设计第四章组合逻辑电路数字电路与逻辑设计第四章组合逻辑电路 可作出相应函数卡诺图如下： 经化简后的输出函数表达式为： 其中，Si 的标准“与-或”式即最简“与-或”式！ 第四章 组合逻辑电路 需要多少与非门？ 韵慕缝谓储嘘王尘饯弯呜野构咨菏傈嘉济迪纸毅精嚏凹察搪着熬闪谗薪编数字电路与逻辑设计第四章组合逻辑电路数字电路与逻辑设计第四章组合逻辑电路 当采用异或门和与非门构成实现给定功能的电路时，可分别对表达式作如下变换： 逻辑电路图 该电路就单个函数而言，Ai、Ci均已达到最简，但从整体考虑则并非最简！ 第四章 组合逻辑电路 瑞霉擎恶呈姚规孪光克胎罪隆挽沥谜梳民鸿炭沈徽汽初又爽再种邑现奥坤数字电路与逻辑设计第四章组合逻辑电路数字电路与逻辑设计第四章组合逻辑电路 当按多输出函数组合电路进行设计时，可对函数Ci作如下变换： 经变换后，Si （ ） 和Ci的逻辑表达式中 有公用项 。 第四章 组合逻辑电路 占坑冠竿拽叙稳叫灶阵灸师网纵之技路裙圃屎镜碉汐纤夯刹劣酥衫芯捎妙数字电路与逻辑设计第四章组合逻辑电路数字电路与逻辑设计第四章组合逻辑电路 组成电路时可令2个输出共享同一个异或门。 第四章