成形滤波器设计.doc

1. 在本设计的软件流程详见系统框图。由于模块很多所以在此不再一一介绍。 下面是设计中的几个主要模块。其中分频模块，串并/并串模块比较简单，所以不再介绍。 信道估计模块的算法采用自己的LS算法。上变频DDC由于边频很高，所以拟采用AD公司的ad9857，如果板子上没有专用器件的话，则改成基于FPGA的DDC。下边频在FPGA中作。 图1 π/4-DQPSK调制框图 图2 π/4-DQPSK解调框图 图3 8PSK调制框图和顶层原理图 2 调制解调器的系统实现 在现代数字通信系统中，FPGA的应用相当广泛。尤其是在对基带信号的处理和整个系统的控制中，FPGA不但能大大缩减电路的体积，提高电路的稳定性，而且先进的开发工具使整个系统的设计调试周期大大缩短。本系统的核心算法也都是在FPGA中实现的。 在调制端，数据首先在FPGA中完成信道编码（本系统中此工作也可在DSP中完成），然后有数据调制，分路，内插和成形滤波，信号在AD9857中完成直接数字上变频和数模转换，经过运放得到带宽为200kHz的中频信号。 图4 系统实现结构示意图 在解调端，模拟信号通过A/D采样器被搬移到低中频，并转化为数字信号，再由FPGA中设计的DDC将其下变频至基带。除此以外，收端FPGA还需要完成同步捕获，数据解调和信道解码，如果是相干解调还需要完成相干载波的恢复，最后输出解调数据。 2.1 成形滤波器设计 信号的相位跳变是瞬时变化的，瞬时变化的相位会使信号频谱发生扩散，导致需要非常大的信道带宽才能无失真地传输信号。为了把信号频谱限制在一个比较合理的范围内，对基带信号进行滤波是必不可少的。但是基带滤波会使信号在时域上扩展，如果设计不好将在接收端引起严重的码间干扰（ISI）。 奈奎斯特第一准则（第一无失真条件）告诉我们：如果信号经传输后整个波形发生了变化，但只要其特定点的抽样值保持不变，那么用再次抽样的方法仍然可以准确无误的恢复原始信号。也就是说，只要把通信系统包括发射机、信道和接收机的整个响应设计成在接收机端每个抽样时刻只对当前的符号有响应，而对其他符号的响应全等于0，那么ISI的影响便可消除。这是对奈奎斯特准则的时域描述。 满足奈奎斯特准则的滤波器有许多种，最简单的是理想低通滤波器。但是这种理想的滤波器是物理不可实现的，因为实际的滤波器不可能做到垂直截止，而且时域拖尾过长，运算时要求很高的精度且容易产生偏差。在实际通信系统中广泛应用的成形滤波器是升余弦滤波器，这是因为它具有以下的优点： （1）可以消除理想低通滤波器设计的困难，有一平滑的过渡带； （2）通过引入滚降系数，改变传输信号的成形波形，可以减小抽样定时脉冲误差所带来的影响，即降低了码间干扰（ISI）。 升余弦滤波器的频率响应由下式决定： (2-1) 其中，是滚降因子。是符号间隔，（是符号速率）。整个系统的绝对带宽为 (2-2) 该传输函数的时域响应为 (2-3) 由上式可以计算出，升余弦滚降信号在前后抽样处的串扰始终为零，因而满足抽样值无失真的充要条件。滚降系数愈小，传输频带愈小，但波形的起伏愈大，对接收端定时的要求增加。滚降系数愈大，虽然波形的起伏愈小，但传输频带就愈大。当时，升余弦滚降信号变成了上面提到的理想低通滤波器，此时信号的频带最窄；当时，升余弦滚降信号的频带最宽，为理想低通滤波器的2倍。所以，升余弦滚降滤波器是以频带的扩大来换取码间干扰的减小。 考虑到接收波形的再生判决中还要再抽样一次以得到无失真波形的抽样值，而理想瞬时抽样不可能实现，也就是抽样时刻不可能完全没有误差，因此，为了减小抽样定时脉冲误差所带来的影响，滚降系数不可能太小，通常要求。 而在高速数字传输系统中，还应该考虑频带利用率，故滚降系数的范围一般为。 当，阶数N＝91，每个码元采样点数M＝8时，滤波器的冲激响应和频率响应分别如图5.1 a)，图5.2 b)所示。 a) 升余弦滤波器的冲激响应 b) 升余弦滤波器的频率响应 图5 成形滤波器特性 a) 滤波前频谱 b) 滤波后频谱 2.2 直接数字下变频器 根据Nyquist采样定律可知，如果中频频率为36.864MHz时，采样频率必须超过73.728MHz，而一般情况采样频率为4倍载波频率，即147.456MHz。如此高的采样频率对系统提出了很高的要求：高速采样AD和很高的处理带宽。考虑本文系统的中频信号是一个带通信号，由Nyquist带