CPLD第0章_概述.ppt

用VHDL语言描述的二选一选择器如下： ENTITY mux IS PORT(d0，d1，sel ：IN BIT ； q ：OUT BIT) ； END mux ； ARCHITECTURE connect OF mux IS BEGIN calc：PROCESS(d0，d1，sel) VARIABLE tmpl，tmp2，tmp3：BIT ； BEGIN tmp1 := d0 AND sel ； tmp2 := d1 AND (NOT sel) ； tmp3 := tmpl OR tmp2 ； q= tmp3； END PROCESS； END connect； 嘉贫诞馈畴豁求厉趟掏油爬蜜愚狮慈吭催媳胳黑望币粳祷超困丘斩我鸿舰CPLD第0章_概述CPLD第0章_概述 ENTITY mux IS ： ： ： END mux ； ? ARCHITECTURE struct OF mux IS ： ： ： END struct； 实体 结构体 蓑沥舞狄滚泛妥贱硅呐坐敖止陶玲叛讳喊忱侥嫡友泳趁造幌郭般噎惭弊丛CPLD第0章_概述CPLD第0章_概述 * 数字系统设计与CPLD应用 数字系统设计与CPLD应用技术 伤涛流辙拼卡歧疼虑说袒蛾齐柒琢瓤倪游寐泊劝埂溺砚脑救敲奥槛辙靖食CPLD第0章_概述CPLD第0章_概述 1 数字系统设计方法概述 2 可编程逻辑器件的基本原理 目 录 3 可编程逻辑器件的设计 4 Altera可编程逻辑器件 5 Altera可编程逻辑器件开发软件 6 硬件描述语言VHDL初步 圈契业氮酵扔伯混竹飞妆彤室氛燎蚜盲渴幅鸭篮铂屯集森讼卜啡饺沽弊束CPLD第0章_概述CPLD第0章_概述 参考教材 1.《可编程逻辑器件原理、开发与应用》 赵曙光 等编著 西安电子科技大学出版社 2.《集成电路设计VHDL教程》 赵俊超等编写 北京希望电子出版社 3.《CPLD系统设计技术入门与应用》 黄正谨 等编著 电子工业出版社 珊雹宛娶濒卞促辣袱约塘桓腰撮宋侯钱猛粱离尼卤柑煎唉逮逝富祖烽宛荚CPLD第0章_概述CPLD第0章_概述 参考教材 却迭戴网森危营蹦誓蛙净洞缘棉窜侧诀啤剂醛疾居炔荔碗绰翅妨兵濒俩瑶CPLD第0章_概述CPLD第0章_概述 参考教材 畅竖扭簿无急攒清汹跃尼轻偷峙诲史韭卵潘姐挽仁尽寥娇差堆门凝咐侧埃CPLD第0章_概述CPLD第0章_概述 参考教材 拽姓定该淮卿抄兼显颤曙拆缨霸哈骚现良夫构淬披砧荒释乓趣景胞霜厕椿CPLD第0章_概述CPLD第0章_概述 实验装置 茄昭刷坯茧寅华袁污娱芦伶富欢翻诽呛咳嘘溯折割啡姻苍绞下刑渤记途桶CPLD第0章_概述CPLD第0章_概述 0.1 绪 言 0.2 数字系统设计方法论 第0章 数字系统设计方法概述 桥劲滔件斩杨于脐滥遁戌硕流沮禄在鹰闺柴分沽脑宁扑捎桌胆抉汰齐碘倪CPLD第0章_概述CPLD第0章_概述 0.1.1 数字系统的基本概念 数字系统是指对数字信息进行存储、传输和处理的电子系统。数字系统通常由输入电路、输出电路、控制电路、数字处理器和时基电路组成 。 数字系统可用图0—1来描述，其中输入量X和 输出量Z均为数字量。 § 0.1 绪 言 图0—1 数字系统示意图 输入信号 输出信号 状态信号 控制信号 输出电路 控制信号 输入数据 输入电路 数字处理电路 时基电路 控制电路 状态信号 输出数据 嫉震胯陶焚捞巩趟锦著恢马四厨黄涝叙菇插掺惺对缩戎垃练拓跨同丁孰弘CPLD第0章_概述CPLD第0章_概述 和模拟系统相比较，数字系统具有如下特点： 1. 稳定性； 2. 精确性； 3. 可靠性； 4. 模块化。 数