- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第3章 32 Bit RISC微处理器S3C2410A 3.1 S3C2410A简介 3.1.1 S3C2410A内部结构 S3C2410是Samsung公司推出的16/32位RISC处理器,主要面向高性价比、低功耗的手持设备应用。S3C2410有S3C2410X和S3C2410A两个型号,A型是X型的改进型,具有更好的性能和更低的功耗。 为了降低系统的成本,S3C2410A在片上集成了单独的16KB指令Cache和16KB数据Cache、用于虚拟存储器管理的MMU、………S3C2410A的CPU内核采用的是16/32位ARM920T 内核,同时还采用了AMBA(Advanced Microcontroller Bus Architecture,先进的微控制器总线体系结构)新型总线结构。 S3C2410A提供一组完整的系统外围设备接口,从而大大减少了整个系统的成本,省去了为系统配置额外器件的开销。S3C2410A集成的片上功能包括: ● 内核电压1.8V/2.0V,存储器电压3.3V,外部I/O电压3.3V; ● 具有16KB的I-Cache和16KB的D-Cache以及MMU; ● 外部存储器控制器(SDRAM控制和片选逻辑); ● LCD控制器(最大支持4K彩色STN和256K彩色TFT)提供1通道LCD专用DMA; ● 4通道DMA并有外部请求引脚端; ● 3通道UART(IrDAl.0,16字节Tx FIFO和16字节Rx FIFO)/2通道SPI; ● 1通道多主设I2C总线和1通道I2S总线控制器; ● 版本1.0SD主接口和2.11兼容版MMC卡协议; ● 2个USB主设接口/1个USB从设接口(版本1.1); ● 4通道PWM定时器和1通道内部定时器; ● 看门狗定时器; ● 117位通用I/O口和24通道外部中断源; ● 电源控制模式有正常、慢速、空闲和电源关断4种模式; ● 8通道10位ADC和触摸屏接口; ● 具有日历功能的RTC; ● 使用PLL的片上时钟发生器。 3.1.2 S3C2410A的技术特点 S3C2410A具有如下特点: 1.体系结构 ● 采用ARM920T CPU内核,具有16/32位RISC体系结构和强大的指令集,为手持设备和通用嵌入式应用提供片上集成系统解决方案; ● 增强的ARM体系结构MMU,支持WinCE、EPOC 32和Linux; ● 使用指令Cache、数据Cache、写缓冲器和物理地址TAG RAM减少主存储器带宽和反应时间对性能的影响; ● ARM920T CPU内核支持ARM调试体系结构; ● 内部采用先进的微控制器总线体系结构(AMBA)(AMBA2.0,AHB/APB)。 2.系统管理器 ● 支持小/大端方式。 ● 地址空间:每bank 128 MB(byte)(总共1GB)。 ● 每个bank支持可编程的8/16/32位数据总线宽度。 ● bank0~bank6都采用固定的bank起始地址。 ● bank7具有可编程的bank起始地址和大小。 ● 8个存储器bank: 一6个用于ROM、SRAM及其他; 一2个用于ROM、SRAM和同步DRAM。 ● 所有的存储器bank都具有可编程的访问周期。 ● 支持使用外部等待信号来填充总线周期。 ● 支持掉电时的SDRAM自刷新模式。 ● 支持各种类型的ROM启动(booting),包括NOR/NAND Flash和EEPROM等。 3.NAND Flash Boot Loader(启动装载) ● 支持从NAND Flash存储器的启动。 ● 支持启动之后NAND存储器仍然作为外部存储器使用。采用4 KB内部缓冲器用于启动引导。 4.Cache存储器 ● I-Cache(16 KB)和D-Cache(16 KB)为64路组相联Cache。 ● 每行8字长度,其中每行带有一个有效位和两个脏位(dirty bits)。 ● 采用伪随机数或循环替换算法。 ● 采用写直达(Write-through)或写回(Write-back)Cache操作来更新主存储器。 ● 写缓冲器可以保存16个字的数据值和4个地址值。 5.时钟和电源管理 ● 片上MPLL和UPLL: 一UPLL产生用
您可能关注的文档
最近下载
- 施工企业现场质量管理制度及奖惩办法.pdf VIP
- 传感器原理及应用 教案.pdf VIP
- 砂石料供应、运输、售后服务方案14627.pdf VIP
- 传承雷锋精神争做时代新人--主题班会课件.pptx VIP
- 气管切开非机械通气患者气道管理考试题及答案.doc
- 横河flxa21两线制电导率变送器快速启动手册.pdf VIP
- 图集规范-天津图集-12J5-1图集(2012版)平屋面 DBJT29-18-2013.pdf VIP
- 第2课+丰富多彩的中华传统体育+课件 2025-2026学年人教版(2024)初中体育与健康八年级全一册.pptx VIP
- 第12课 闭环控制助稳定 教案 义务教育人教版信息科技六年级全一册.pdf VIP
- 生命教育PPT模板.pptx VIP
文档评论(0)