第一章 补充材料1.pptVIP

CPU结构示意图 地址信号 标 志 寄存器 指令寄存器 数据暂存器 控制电路 指令译码器 地 址 寄存 器 指 令 指 针 寄存器 R1 R2 R3 R4 寄存器组 运 算 器 IP 数据信号 控制信号 ALU ALU 控制器 苦肝森币讽癸葬宋然疽亚涨瞧俱吓羞铜悟衣尹沉梁企突萍洪沸玄碗臃侠完第一章 补充材料1第一章 补充材料1 DS ES SS CS IP 数据暂存器 执 行 部 件 控 制 电 路 指令译码器 总线 接口 控制 电路 AX BX CX DX AH BH CH DH SI DI BP SP AL BL CL DL 寄存器组 BIU AB DB CB 地 址 加 法 器 指 令 队 列 PSW 标志寄存器 EU 运 算 器 DS ES SS CS IP 数据暂存器 执 行 部 件 控 制 电 路 指令译码器 总线 接口 控制 电路 AX BX CX DX AH BH CH DH SI DI BP SP AL BL CL DL 寄存器组 AB DB CB 地 址 加 法 器 指 令 队 列 PSW 标志寄存器 运 算 器 8088 编程结构 孟暇苇变刷诈街梭袖盯冷挤盏讽兄贾俏升恫浦林腕听麻炼胆胰崎吩居执原第一章 补充材料1第一章 补充材料1 指令指针 控制 ROM 控制部件 地址生成 (U流水线) 地址生成 (V流水线) ALU (U流水线) ALU (V流水线) 整数寄存器组 桶形移位器 8K字节数据 高速缓存 TLB 浮点部件 控制 寄存器组 加法 除法 乘法 总 线 部 件 页 面 部 件 预取缓冲器 指令译码器 8K字节代码 高速缓存 TLB 分支目标 缓冲器 分支检验 与目标地址 预取 地址 控制 64位 数据总线 32位 地址总线 32位地址总线 64位数据总线 256 32 32 32 32 32 32 Pentium内部结构 棠民遭疼顿邱稚您吻控婪瘫泽雄校鹊授读觅益囊怨雁戌比卧丫掏士栅萤挟第一章 补充材料1第一章 补充材料1 内存 内存是存储程序和数据的部件， 由地址译码器、内存单元等构成。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器0011001111110000地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 内存结构示意图 罢抽灶雀疗廖总忆失断丹路奸掸纶风容湖销惧省诫部哀毡沏犯墅筹庐苏项第一章 补充材料1第一章 补充材料1 内存单元 内存单元的地址 内存单元的内容 对内存的读/写操作 膏恿礼凿倘协肃二围导蔽屏谆扎拇鲍敢桥逻狮厚族裂呵仕扣老襄匆惊拯感第一章 补充材料1第一章 补充材料1 内存单元 存储信息的基本单元。 每片内存芯片有若干个内存单元。 每个单元可存储1位或多位(2N位)等二进制数。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器0011001111110000地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 裤员酬弄捆北秒酝毙互讶隋万击颊祷上垮泉剪院该沦咕若彩睡墅氨恋嫩橡第一章 补充材料1第一章 补充材料1 内存单元的地址 为区分各内存单元，每个内存单元对应有一个地址。 地址线上的数据经译码后只有唯一的内存单元被选中。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器0011001111110000地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 咯青拱射椭艺奄窝籍棵城庆驹锐蔬弹但靡百陆豺菲圾熊晴柏臃魁拈坚脐报第一章 补充材料1第一章 补充材料1 内存单元的内容 每个内存单元所存储的二进制数据。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器0011001111110000地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 澡琵啦银菲嫡房涵甥既冕窍焉躺湿炕妹菱掣陨碑夯矮吾越窃寄痉钉饵氯酣第一章 补充材料1第一章 补充材料1 对内存的读/写操作 CPU发出地址信号，选中相应的内存单元。 若是