EDA技术与应用讲义EDA设计流程及其工具.pptVIP

第2章 EDA设计流程及其工具 EDA技术与应用 课程讲义 本章内容 EDA设计的一般步骤 常用EDA工具软件 使用MAX+PLUS II软件设计过程 使用Quartus II软件设计过程 硬件设计和软件设计的时间协调 设计的几个问题 EDA设计的一般步骤 电路的模块划分 设计输入 器件和引脚指配 编译与排错 功能仿真和时序仿真 编程与配置，设计代码的芯片运行 电路的模块划分 人工 根据电路功能 进行 模块划分 合理的模块划分 关系到 电路的性能 实现的难易程度 根据模块划分和系统功能 确定： PLD芯片型号 模块划分后，就可以进行 具体设计 了 设计输入 一般EDA软件允许3种设计输入： HDL语言 电路图 波形输入 何为 ？ 器件和引脚指配 器件指配 为设计输入 选择合适的PLD器件型号 何谓引脚指配 将设计代码（图形）中的端口（PORT） 和 PLD芯片的引脚 （PIN） 对应起来的. 指配文件 MAX+PLUS II： “ *.acf ” Quartus II： “ *.qsf ” 器件和引脚指配的方法 方法有2种 在软件的菜单界面中指配 修改指配文件（是文本文件） 修改指配文件 编译与排错 编译过程有2种，作用分别为： 语法编译：只是综合并输出网表 编译设计文件，综合产生门级代码 编译器只运行到综合这步就停止了 编译器只产生估算的延时数值 完全的编译：包括编译，网表输出，综合，配置器件 编译器除了完成以上的步骤，还要将设计配置到ALTERA的器件中去 编译器根据器件特性产生真正的延时时间和给器件的配置文件 功能仿真和时序仿真 仿真的概念： 在设计代码下载到芯片前，在EDA软件中对设 计的输 出进行波形仿真。 常用的2种仿真模式 功能仿真 对设计的逻辑功能进行仿真 时序仿真 对设计的逻辑功能和信号的时间延时进行仿真。 仿真前还要做的工作 输入信号的建立 2种 仿真文件 矢量波形文件： a Vector Waveform File (.vwf) 文本矢量文件 a text-based Vector File (.vec), 编程与配置 最后， 如果仿真 也正确 的话， 那我们就可以 将设计代码 配置或者编程 到 芯片 中了 编程的文件类型 对于CPLD或者EPC2，ECS1等配置芯片，编程文件扩展名为：“ *.POF “ 配置的文件类型 对于FPGA芯片，配置文件扩展名为：“ *.SOF “ 硬件设计和软件设计的时间协调 软件模块划分，器件的初步信号确定（主要是根据需要的I/O引脚的数量） 软件设计，硬件外围电路设计和器件选择 软件仿真 仿真完成后，器件信号的重新审核，进行硬件电路图设计 综合调试 完成 设计的几个问题 如何组织多个设计文件的系统？，项目的概念。 时钟系统如何设计？ 电路的设计功耗 高速信号的软件和硬件设计 The end. 以下内容 为 正文的引用， 可不阅读。 常用EDA工具软件 EDA软件方面，大体可以分为两类： PLD器件厂商提供的EDA工具。较著名的如： Altera公司的?Max+plus?II和Quartus?II、 Xilinx公司的Foundation?Series、 Latice-Vantis公司的ispEXERT?System。 第三方专业软件公司提供的EDA工具。常用的有： Synopsys公司的FPGA?Compiler?II、 Exemplar?Logic公司的LeonardoSpectrum、 Synplicity公司的Synplify。 第三方工具软件是对CPLD/FPGA生产厂家开发软件的补充和优化，如通常认为Max+plus?II和Quartus?II对VHDL/Verilog?HDL逻辑综合能力不强，如果采用专用的HDL工具进行逻辑综合，会有效地提高综合质量。 硬件描述语言：起源 是电子电路的文本描述。 最早的发明者：美国国防部，VHDL,1983 大浪淘沙，为大者二： VHDL 和 Verilog HDL 其他的小兄弟： ABEL、AHDL、System Verilog、System C。 一个D触发器的VHDL代码例子 -- VHDL code position: p83_ex4_11_DFF1 ------------------------------------------------------------------------------- -- LIBARY IEEE; -- USE I