- 1、本文档共57页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
计算机组成与系统结构
计算机组成与系统结构 上海交通大学 网络教育学院 陈泽宇 博士、副教授 前言 第1章 计算机系统概论 第2章 运算方法和运算器 第3章 存储系统 第4章 指令系统 第5章 中央处理器 第6章 总线系统 ×第7章 外围设备 第8章 输入输出系统 第9章 并行组织 第6章 总线系统 6.1 总线的概念和结构形态 6.2 总线接口 6.3 总线的仲裁、定时和数据传送模式 6.4 PCI总线 × 6.5 ISA总线和Future+总线 6.1 总线的概念和结构形态 6.1.1 总线的基本概念 6.1.2 总线的连接方式 × 6.1.3 总线结构对计算机系统性能的影响 6.1.4 总线的内部结构 6.1.5 总线结构实例 6.1.1 总线的基本概念 1. 总线的特性 2. 总线的标准化 总线是构成计算机系统的互连机构,是多个系统功能部件之间进行数据传送的公共通路 借助于总线连接,计算机在各系统功能部件之间实现地址、数据和控制信息的交换,并在争用资源的基础上进行工作 一个单处理器系统中的总线,大致分为三类: 内部总线 CPU内部连接各寄存器及运算部件之间的总线 系统总线 CPU同计算机系统的其他高速功能部件,如存储器、通道等互相连接的总线 I/O总线 中、低速I/O设备之间互相连接的总线 1. 总线的特性 物理特性 指总线的物理连接方式 功能特性 描述总线中每一根线的功能 电气特性 定义每一根线上信号的传递方向及有效电平范围 总线的电平都符合TTL电平的定义 时间特性 定义了每根线在什么时间有效 只有规定了总线上各信号有效的时序关系,CPU才能正确无误地使用 2. 总线的标准化 总线的标准化 相同的指令系统,相同的功能,不同厂家生产的各功能部件在实现方法上几乎没有相同的,但各厂家生产的相同功能部件却可以互换使用 其原因在于它们都遵守了相同的系统总线的要求,这就是系统总线的标准化问题 微型计算机系统中采用的标准总线: ISA总线 16位,带宽8MB/s EISA总线 32位,带宽33.3MB/s VESA总线 32位,带宽132MB/s PCI总线 64位,带宽264MB/s 总线带宽 总线带宽是衡量总线性能的重要指标 定义为总线本身所能达到的最高传输速率(MB/s) 例题 P214例1 【例1】 (1)某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个总线时钟周期,总线时钟频率为33MHz,总线带宽是多少? (2)如果一个总线周期中并行传送64位数据,总线时钟频率升为66MHz,总线带宽是多少? [解] (1)设总线带宽用Dr表示,总线时钟周期用T=1/f表示,一个总线周期传送的数据量用D表示,根据定义可得 Dr = D/T = D × 1/T = D×f = 4B×33×106/s = 132MB/s (2)64位=8B, Dr = D×f = 8B×66×106/s = 528MB/s 6.1.2 总线的连接方式 1. 单总线结构 2. 双总线结构 3. 三总线结构 适配器 通过适配器可以实现高速CPU与低速外设之间工作速度上的匹配和同步,并完成计算机和外设之间的所有数据传送和控制 适配器通常简称为接口 根据连接方式不同,单机系统中采用的总线结构有三种基本类型: 单总线结构 双总线结构 三总线结构 1. 单总线结构 P214图6.1,CAI演示 使用一条单一的系统总线来连接CPU、主存和I/O设备,叫做单总线结构 在单总线结构中,要求连接到总线上的逻辑部件必须高速运行,以便在某些设备需要使用总线时,能迅速获得总线控制权;而当不再使用总线时,能迅速放弃总线控制权 当CPU取一条指令时, 首先把程序计数器PC中的地址同控制信息一起送至总线上 该地址不仅加至主存,同时也加至总线上的所有外围设备 然而,只有与出现在总线上的地址相对应的设备,才执行数据传送操作 对输入/输出设备的操作,完全和主存的操作方法一样来处理 当CPU把指令的地址字段送到总线上时,如果该地址字段对应的地址是主存地址,则主存予以响应,从而在CPU和主存之间发生数据传送 如果该指令地址字段对应的是外围设备地址,则外围设备译码器予以响应,从而在CPU和与该地址相对应的外围设备之间发生数据传送 某些外围设备也可以指定地址 如果一个由外围设备指定的地址对应于一个主存单元,则主存予以响应,于是在主存和外设之间将进行直接存储器传送(DMA) 单总线结构容易扩展成多CPU系统 只要在系统总线上挂接多个CPU即可 由于所有逻辑部件都挂在同一个总线上,因此总线只能分时工作,即某一时间只能允许一对部件之间传送数据,这就使
您可能关注的文档
最近下载
- fagor发格CNC 8055_M_操作手册_1110.pdf
- 普通话水平测试实施纲要.pptx VIP
- 以“学习圈”理论优化小学高段记叙文写作教学-来源:广西教育(义务教育)(第2021005期)-广西教育杂志社.pdf VIP
- TCPIA 0001-2017 地面光伏组件 光伏组件设计鉴定和定型质量保证导则.docx VIP
- 2025年数字低空安全技术白皮书.docx VIP
- 隧道锚施工方案.docx VIP
- 变电站二次系统 第2部分:数据与模型.pdf VIP
- 人教版三年级数学下册第五单元测试卷(含答案).pdf VIP
- 2023输变电工程消防验收标准.pdf
- CATIA实用教程(清华大学出社)全套电子新版.ppt VIP
文档评论(0)