电子电路课程设计.pptVIP

电子电路课程设计 题目：数控脉宽脉冲信号发生器 参加班级：B040409~12共四个班 完成时间：2006.10.9~20共两周 完成学分：2分 作息时间：按学校白天的作息时间进行 上课地点：电工电子实验中心EDA二室（09，10班）、 EDA三室（11，12班） 电子电路课程设计 进程安排： 9日上午集中上课 9日课后和10日全天：查找资料，完成电路设计，不需到实验室。11日早晨检查设计的电路原理框图和电原理草图及资料名称清单。 11日~13日，16日~18日：上、下午都在实验室搭试、调测电路。 19日：检查验收电路 20日：书写课程设计报告 电子电路课程设计 纪律要求： 规定在实验室的时间段内要点名，迟到、早退、请假、旷课将有记录。旷课满3天者按不及格处理，要重修。 因病请假要有医院病假条，因事请假要有经指导员签名的事假条，否则按旷课处理。 数控脉宽脉冲信号发生器 基本功能要求：（《电子电路课程设计》P93） 设计一个可通过加/减控制键调整脉宽占空比的矩形脉冲信号发生器 脉宽占空比δ调整范围为1%~98% 控制键分别设为“+”、“-”键，可分别加/减脉宽占空比，可控步长为1% 具有2位占空比的数字显示 输出信号的频率范围为1Hz~20kHz 数控脉宽脉冲信号发生器 元件清单： 设计提示 功能结构框图 设计提示 原理结构框图 设计提示 提示一： 输出脉冲频率f0为1Hz~20kHz，则要求输入脉冲fi为100Hz~2MHz 模100 计数器可用两片74160设计，一般做同步级连。 8位BCD码比较器可用两片7485级联实现，参考教材P95 BCD码~七笔划译码可用两片7448或4511设计，要求查找相关资料，两种电路都设计出来。 模100 加/减计数器可用两片74190或4029设计，要求查找相关资料，两种电路都设计出来。 设计提示 提示二： 一. 脉宽加/减控制键允许用电平或脉冲控制方式。通过加/减控制键实现对加/减计数器使能端、加/减控制端及计数脉冲输入端的控制。一般需列出控制键状态和加/减计数器相关引脚之间逻辑关系的真值表，再根据真值表用门电路或组合逻辑电路设计出控制电路 二. 当加/减控制键用电平控制方式时其真值表如下： 设计提示 提示二： 三. 当加/减控制键用电平控制方式时，主要对加/减计数器进行使能和加/减控制，另需给加/减计数器的计数脉冲输入端提供一个频率较低（比如2Hz）的CP信号。此方式对按键的消抖动要求较低。 四. 当加/减控制键用脉冲信号控制方式时，可将此脉冲信号直接作为加/减计数器的计数脉冲，同时需对加/减计数器进行加/减控制。此方式对按键的消抖动要求高，否则难以达到可控步长为1%的要求 。消抖动电路可参考《电子电路课程设计》教材P175 设计提示 五. 电路调测提示：可参照教材P96(电路调测提示，稍做作修改)进行。 1. 使用函数信号发生器作为时钟信号fi，首先调测模100加计数器，分析计数器的输入、输出波形是否符合模100的加计数。 2.调测模100的加/减计数器，检查加/减控制键能否正确控制计数器按步长为1进行加和减计数。 3.调测比较器。断开比较器与计数器的连接，在比较器输入端预置两个8位二进制数，改变预置数，分别检查AB、A=B、AB的输出是否正确。 4.连接完整的电路，检查输出波形的占空比能否按步长为1%进行加/减控制。核对显示电路的显示值是否与示波器实测值一致。 * * T δ=τ/T*100% τ 10 1 四2输入与非门 7400 5 2 电阻 1kΩ 9 2 七段显示译码器 7448或 4511 4 2 点动，不自锁 小开关 8 2 四位二进制比较器 7485 3 2 共阴七段数码管 C392 7 2 十进制加/减计数器 74190或 4029 2 1 6非门 7404 6 2 十进制计数器 74160 1 数量 名称 型号 序号 数量 名称 型号 序号 输入脉冲fi 脉宽加/减控制键 分频及脉宽变换电路 输出脉冲fo 占空比显示 fo=0.01fi 脉宽加/减控制可用电平或脉冲控制 占空比显示用数码管显示 输入脉冲fi 脉宽加/减控制键 模100 (0~99)计数器 输出脉冲fo 数码管显示 模100 加/减计数器 8位BCD码比较器 BCD~七笔划译码 A B AB 输入控制按键 ? 74190计数器控制端 K2减键 K1加键 操作 0 0 1 × 保持 0 1 0 0 加计数 1 0 0 1 减计数 1 1 1 × 保持 CD4029计数器控制端 操作 1 × 保持 0 1 加计数 0 0 减计数 1 × 保持 *