湖南DSP复习资料.docVIP

1、DSP芯片的结构？ 答：DSP是改进的哈佛结构 (80C51是哈佛结构)。冯．诺依曼结构与哈佛结构的区别是地址空间和数据空间分开与否。冯诺依曼结构数据空间和地址空间不分开，哈佛结构数据空间和地址空间是分开的。 哈佛结构的特点：使用两个独立的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存； 使用独立的两条总线，分别作为CPU与每个存储器之间的专用通信路径，而这两条总线之间毫无关联。 改进的哈佛结构，其结构特点为： 使用两个独立的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存，以便实现并行处理； 具有一条独立的地址总线和一条独立的数据总线，利用公用地址总线访问两个存储模块（程序存储模块和数据存储模块），公用数据总线则被用来完成程序存储模块或数据存储模块与CPU之间的数据传输，改进的哈佛结构在哈佛结构的基础上又加以改进，即使得程序代码和数据存储空间之间也可以进行数据的传送。 TMS320LF2407A采用改进的哈佛结构，芯片内部具有六条16位总线，即程序地址总线（PAB）、数据读地址总线（DRAB）、数据写地址总线（DWAB）、程序读总线（PRDB）、数据读总线（DRDB）、数据写总线（DWEB），其程序存储器总线和数据存储器总线相互独立，支持并行的程序和操作数寻址，因此CPU的读/写可在同一周期内进行，这种高速运算能力使自适应控制、卡尔曼滤波、神经网络、遗传算法等复杂控制算法得以实现。 结构示意图如下： 2、什么是流水线技术？DSP是不是具有流水线技术(pipeline) ？ 答：流水线技术是将各指令的各个步骤重叠起来执行，而不是一条指令执行完成之后，才开始执行下一条指令。 计算机在执行一条指令时，总要经过取指、译码、取数、执行运算等步骤，需要若干个指令周期才能完成。流水线技术是将各指令的各个步骤重叠起来执行，而不是一条指令执行完成之后，才开始执行下一条指令。即第一条指令取指后，在译码时，第二条指令就取指；第一条指令取数时，第二条指令译码，而第三条指令就开始取指，……，依次类推，如图所示。使用流水线技术后，尽管每一条指令的执行仍然要经过这些步骤，需要同样的指令周期数，但将一个指令段综合起来看，其中的每一条指令的执行就都是在一个指令周期内完成的。DSP处理器所采用的将程序存储空间和数据存储空间的地址与数据总线分开的哈佛结构，为采用流水线技术提供了很大的方便。 DSP2407采用四级流水线技术，结构如上： （3）什么是DSP2407的多处理单元？ 答：DSP内部一般包括多个处理单元，如算术逻辑运算单元(ALU)、辅助寄存器运算单元(ARAU)、累加器(ACC)及硬件乘法器(MUL)等。它们可以在一个指令周期内同时进行运算。例如，在执行一次乘法和累加运算的同时，辅助寄存器单元已经完成了下一个地址的寻址工作，为下一次乘法和累加运算做好了充分准备。因此，DSP在进行连续的乘加运算时，每一次乘加运算都是单周期的。DSP的这种多处理单元结构，特别适用于大量乘加 操作的矩阵运算、滤波、FFT、Viterbi译码等。许多DSP的处理单元结构还可以将一些特殊的算法，例如FFT的位码倒置寻址和取模运算等，在芯片内部用硬件实现，以提高运行速度。 多处理单元结构，特别适用于大量乘加操作的矩阵运算、滤波、FFT、Viterbi译码等。 （4）DSP240x系列芯片的指令周期是多少？ 答：采用4μm NMOS制造工艺，早期DSP的指令周期约400ns，运算速度为5MIPS。 采用高性能CMOS制造工艺，其运行速度更快。TMS320LF240x运行速度可达30MIPS，使得指令周期缩短到30MHz。TMS320C54x运行速度可达100MIPS。TMS320C6203的时钟为300MHz，运行速度达到2400MIPS。 DSP指令功能强大，一条特殊指令可完成十分复杂的功能。如：TMS320C54x中的FIRS和LMS指令，分别用于系数对称的FIR滤波器和LMS算法。 （5）2407DSP芯片的运算精度高如何？ 答：早期DSP的字长为8位，后来逐步提高到16位、24位、32位。为防止运算过程中溢出，有的累加器达到40位。 浮点DSP提供了更大的动态范围，如TMS320C3x、TMS320C4x等。 （6）TMS320LF2407DSP 芯片的外设接口有那些？ 答：新一代DSP的接口功能越来越强，片内具有主机接口(HPI)，直接存储器访问控制器(DMAC)，外部存储器扩展口，A/D接口，串行通信口，中断处理器，定时器，锁相环时钟产生器以及实现在片仿真符合IEEE 1149.1标准的测绘访问口，更易于完成系统设计。 （7）TMS320LF2407DSP 芯片的功耗如何