第3章 组合逻辑电路.pptVIP

例：利用线译码器分时将采样数据送入计算机。 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 00 0 全为1 工作原理：（以A0A1=00为例） 数据 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 脱离总线 一、二进制译码器 真值表 输入：3位二进制代码输出：8个互斥的信号 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 逻辑表达式 逻辑图 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 集成二进制译码器74LS138 A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 　、　为选通控制端。当G1＝1、　　　　 时，译码器处于工作状态；当G1＝0、　　　　　时，译码器处于禁止状态。 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 真值表 输入：二进制码 输出：低电平有效 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 例:用两片74LS138组成4-16译码器 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 译码器的应用 用二进制译码器实现逻辑函数 ②画出用二进制译码器和与非门实现这些函数的接线图。 ①写出函数的标准与或表达式，并变换为与非-与非形式。 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 伪 码 0 1 1 1 1 1 1 1 1 1 1 0 0 1 9 1 0 1 1 1 1 1 1 1 1 0 0 0 1 8 1 1 0 1 1 1 1 1 1 1 1 1 1 0 7 1 1 1 0 1 1 1 1 1 1 0 1 1 0 6 1 1 1 1 0 1 1 1 1 1 1 0 1 0 5 1 1 1 1 1 0 1 1 1 1 0 0 1 0 4 1 1 1 1 1 1 0 1 1 1 1 1 0 0 3 1 1 1 1 1 1 1 0 1 1 0 1 0 0 2 1 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 输出 输入 序 号 二、二-十进制译码器 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 集成8421 BCD码译码器74LS42 二、二-十进制译码器 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 三、显示译码器 1、数码显示器 　 用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e ?? 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 2、显示译码器 真值表仅适用于共阴极LED 真值表 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 集成显示译码器74LS48 引脚排列图 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 功能表 辅助端功能 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 集成显示译码器74LS48 将灭零输入端和灭零输出端配合使用，即可实现多位数码显示系统的灭零控制。整数部分只有在高位是零，而且被熄灭的情况下，低位才有灭零输入信号。同理，小数部分只有在低位是零，而且被熄灭时，高位才有灭零输入信号。 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 从一组数据中选择一路信号进行传输的电路，称为数据选择器。 A0 A1 D3 D2 D1 D0 W 控制信号 输入信号 输出信号 数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。 3.3.3 数据选择器 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 四选一数据选择器 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 集成8选1数据选择器74LS151 第三章 组合逻辑电路 3.3 常用的组合逻