EDA原理与应用.pptVIP

EDA方法与传统方法比较 可编程逻辑器件PLD 通用的逻辑元件 实现载体 手工实现 硬件电路原理图 硬件设计的后期 仿真和调试 自下至上 （Bottom to Up) 传统方法 自动实现 实现方法 多种设计文件， 以 HDL描述文件为主 设计途径 系统设计的早期 仿真和修改 调试方法 自上至下 （Top to Down) 设计方法 EDA方法 ①. 自顶向下（Top-to-Down Design）设计方法 自上而下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模快，层层分解，直至整个系统中各个子系统关系合理，并便于逻辑电路级的设计和实现为止。自上而下设计中可逐层描述、仿真，保证满足系统指标。 ②. 自底向上设计方法 首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，最后形成系统。 EDA主要特点 降低了产品的成本。用EDA来设计和改造电子产品大幅度地减少印制板的面积和接插件，减低装配和调试费用 提高产品的可靠性 提高了产品的保密程度和竞争能力：知识产权 降低了电子产品的功耗 提高电子产品的工作速度 大大减少了电子产品的体积和重量 工艺先进 用户可编程性及在系统升级 有利于芯片研发 第四节 EDA技术应用 能做什么？ 应用和发展前景 自20世纪60年代以来，数字集成电路已经历了从SSI、MSI到LSI、VLSI的发展过程。20世纪70年代初以1K位存储器为标志的大规模集成电路（LSI）问世以后，微电子技术得到迅猛发展，集成电路的集成规模几乎以平均每1～2年翻一番的惊人速度迅速增长。 20世纪80年代以来出现了一系列生命力强、应用广泛、发展迅猛的新型集成电路，即可编程逻辑器件，（ PLD-Programmable Logic Devices）。它们是一种由用户根据自己要求来构造逻辑功能的数字集成电路，一般可利用计算机辅助设计，即用原理图\状态机\布尔方程\硬件描述语言(HDL)等方法来表示设计思想，经一系列编译或转换程序，生成相应的目标文件，再由编程器或下载电缆将设计文件配置到目标文件中，这时可编程器件就可作为满足用户要求的专用集成电路使用了。PLD适宜于小批量生产的系统，或在系统开发研制过程中采用。因此在计算机硬件、自动化控制、智能化仪表、数字电路系统等领域中得到了广泛的应用。它的应用和发展不仅简化了电路设计，降低了成本，提高了系统的可靠性和保密性，而且给数字设计方法带来了重大变化。 可编程逻辑器件 (PLD) 是用来实现定制逻辑功能的、用户可自由配置的数字集成电路 (ICs) 。 可编程逻辑器件可以利用其内部逻辑结构实现任何的布尔表达式或者寄存器功能。 相反， 象TTL 器件等现有的逻辑集成电路（ Ics）只能提供特定的逻辑功能，不能通过修改来满足具体电路的设计要求 。 现在，PLD制造商已经能够供应集成度和性能比分离元件高，而单位功能成本低于分离元件的可编程器件。 可编程逻辑器件 已经成为比分离元件以及类似专用集成电路（ ASICs ）的全定制或者半定制器件更受欢迎的 产品。 EDA发展趋势 最小尺寸越来越小 0 2 4 6 8 10 1970年 1990年 2002年 2010年 μm EDA发展趋势 集成度越来越高 0 2E+11 4E+11 6E+11 8E+11 1E+12 1970年 1990年 2002年 2010年 集成度K EDA发展趋势 速度越来越快 0 100 200 300 400 500 600 700 1970年 1990年 2002年 2010年 速度MHz ★ EDA实现的3个层次 1、逻辑行为的实现 2、控制与信号传输功能的实现 3、算法的实现 如：译码器、红绿交通灯控制、表决器、显示扫描器、电梯控制、乒乓球等电路的设计，时钟频率一般低于4MHz 如：各类信号发生器、A/D采样控制器、FIFO、RS232或PS/2通信、FPGA/CPLD与单片机综合控制等电路的设计，时钟频率一般在25MHz左右 如：离散FFT变换、数字滤波器、浮点乘法器、高速宽位加法器、数字振荡器、数字锁相环、调制解调器、图象DSP等电路的设计，时钟频率一般在50MHz以上 * * 主讲：聂明新 教授 Email: niemx@whut.edu.cn QQ: 624968304 EDA原理与应用 第1讲 概述 第2讲 可编程逻辑器件原理 第3讲 EDA设计方法：含硬件、软件 第4讲 EDA开发工具的使用：原理图 第5讲 VHDL设计基础：由组合、时序电路开始，介绍结构与要素 第6讲 复杂电子系统的设计：层次设计、状态机、存储器等设