基于单片机的电子密码锁设计论文.docVIP

基于单片机的电子密码锁设计 摘要 本设计重点是在密码锁的电子线路部分，主要是为了实现码锁常用的功能以及对外围器件接口的设置。突出密码锁与机械锁得对比优势，实现出错报警功能。是一种低功耗，高性能的片内含有4KB可编程/擦除只读存储器（FPEROMFlash Programmable and Erasable Read Only Memory）的8位COMS微控制器，使用高密度，非易失存储技术制造，并且与引脚和指令系统完全兼容。芯片上的FPEROM允许在线编程或采用通用的非易失存储编程器对存储器重复编程。带2K字节闪烁可编程可擦除只读存储器的单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的是一种高效微控制器，嵌入式控制系统提供了一种灵活性高且价廉的方案这就显示出了的优越性。 图2.1 MCS-51单片机内部框图单片机在存储器的设计上，其共同特点是将程序存储器与数据存储器分开，它们有各自的寻址方式。AT89C51片内具有数据存储器，同时还具有强大的外部存储器扩展能力，存储器是单片机系统中的重要组成部分。在一片芯片内除了许多基本的记忆单元构成的存储矩阵外，还包括译码驱动电路，读写电路等。为半导体存储器芯片的基本结构框图。 图2.2半导体存储器芯片的基本结CPU首先要到程序存储器中取出需要执行的指令操作码，然后译码，并由时序电路产生一系列控制信号去完成指令所规定的操作。CPU发出的时序信号有两类，一类用于片内对各个功能部件的控制，这列信号很多。另一类用于片外存储器或I/O端口的控制，这部分时序对于分析、设计硬件接口电路至关重要。这也是单片机应用系统设计者普遍关心的问题。 2.3 AT89C51单片机的引脚说明 AT89C51单片机采用40条引脚双列直插式器件，引脚除5V（ 40脚）和电源地（ 20脚）外，其功能分为时钟电路、控制信号、输入/输出三大部分，逻辑框图及引脚如图所示 (a) (b) 图2.3 AT89C51单片机引脚的内部硬件结构除程序存储器由FPEROM取代了87C51的EPROM外，其余部分完全相同管脚说明：VCC：供电电压GND：接地时钟电路　　 XTAL1（19脚）——芯片内部振荡电路（单级反相放大器）输入端。　XTAL2（18脚）——芯片内部振荡电路（单级反相放大器）输出端。 控制信号RST（9脚）复位信号：时钟电路工作后，在此引脚上将出现两个机器周期的高电平，芯片内部进行初始复位，P0口～P3口输出高电平，将初值07H写入堆栈指针。ALE（30脚）地址锁存信号：当访问外部存储器时，P0口输出的低8位地址由ALE输出的控制信号锁存到片外地址锁存器，P0口输出地址低8位后，又能与片外存储器之间传送信息。ALE可驱动4个TTL门。（29脚）片外程序存储器读选通：低电平有效，作为程序存储器读信号，输出负脉冲，将相应的存储单元的指令读出并送到P0口，可驱动8个TTL门。/Vpp(30脚）：当为高电平且PC值小于0FFFH时，CPU执行内部程序存储器程序；当为低电平时，CPU仅执行外部程序存储器程序。I/O接口P0口（P0.0～P0.7，39～32脚）三态双向口：P0口结构包括一个输出锁存器、两个三态缓冲器、一个输出驱动电路和一个输出控制端。P0口做地址/数据复用总线使用。若从P0口输出地址数据信息，此时控制端为高电平，若从P0口输入数据指令信息时，引脚信号应从输入三态缓冲器进入地址总线，它可驱动8个TTL门。P0～P3口上的“读-修改-写”功能，其操作是先将字节的全部8位数读入，再通过指令修改某些位，然后将新的数据写回到口锁存器中。P1口（P1.0～P1.7，1～8脚）准双向口：P1口做通用I/O接口使用，P1口的每一位口线能独立地作用于输入线，P1口可驱动4个TTL门。P2口（P2.0～P2.7，21～28脚）通用I/O接口：它做通用I/O接口使用时，是一个准双向口，此时转换开关MUX倒向左边，输出极与锁存器相连，引脚可作为用户I/O口线使用，输入/输出操作与P1口完全相同，P2口做地址总线使用。当系统中接有外部存储器时，P2口用于输出高8位地址A8～A15，这时在CPU控制下，转换开关MUX倒向右边，接通内部地址总线。P2口的口线状态取决于片内输出的地址信息，这些信息来源于PC、DPTR等。在外接程序存储器中，由于访问外部存储器操作连续不断，P2口不断送出地址高8位。AT89C51P2口一般只做地址总线使用，不做I/O接口直接连外部设备。P3口（P3.0